我的学记|刘航宇的博客 - 【2】Verilog练习-补码转化与7段译码逻辑设计 的评论
补码转化程序//补码转化逻辑`timescale 1ns/10psmodule comp_conv( a, a_comp ...