登录 / 注册

工作办公(共4篇)

找到 4 篇与工作办公相关的结果

航空电子 FPGA 开发中的需求层级：从 PRD 到 HDD 一张图看懂摘要本文介绍了航空电子FPGA开发中的需求层级，从PRD到HDD，通过一张图和通俗比喻，帮助读者理解这些文档在DO-254/ARP4754体系中的位置和作用，以及FPGA工程师在需求追溯中的角色和职责。关键词：航空电子, FPGA, DO-254, 需求层级, 硬件设计描述目录一、为什么要搞懂这些文档？（立住规矩）二、需求层级全景图（自上而下）三、各层级详解（FPGA 工程师视角）1. SRD — System Requirements Document（系统需求文档） 2. ERD — Equipment Requirements Document（设备需求文档） 3. HRD — Hardware Requirements Document（硬件需求文档） 4. HDD — Hardware Design Description（硬件设计描述）四、那 PRD 是什么？五、FPGA 工程师的日常：需求追溯怎么落地？实际工作流示例六、新手容易踩的坑七、一句话总结参考标准写给 FPGA 新人的话：刚入行航空电子时，相比新人会被一堆缩写搞懵了——SRD、ERD、HRD、HDD、PRD…… 本文试图用一张图和几个通俗比喻，帮你理清这些文档在 DO-254/ARP4754 体系中的位置和作用。一、为什么要搞懂这些文档？（立住规矩）在航空领域，FPGA 不是"写完了能跑就行"。适航标准（主要是 DO-254）要求你必须证明：每一个硬件功能都有明确的需求来源，每一个需求都被设计实现，每一个设计都被测试验证。这个过程叫做需求追溯（Traceability）。而追溯的链条，就是靠一层层的需求文档串起来的。 pmzShTJ.png图片二、需求层级全景图（自上而下）如果把一架飞机比作一个人，需求分解的过程就像是从"这个人要做什么"逐步细化到"每个细胞怎么工作"。 flowchart TD classDef aircraft fill:#e1f5fe,stroke:#01579b,stroke-width:2px,color:#000 classDef system fill:#fff3e0,stroke:#e65100,stroke-width:2px,color:#000 classDef equipment fill:#f3e5f5,stroke:#4a148c,stroke-width:2px,color:#000 classDef hardware fill:#e8f5e9,stroke:#1b5e20,stroke-width:2px,color:#000 classDef design fill:#fce4ec,stroke:#880e4f,stroke-width:2px,color:#000 classDef fpgaRole fill:#fffde7,stroke:#f57f17,stroke-width:1px,stroke-dasharray: 5 5,color:#000 A["🛫 飞机级需求<br/>Aircraft Level Requirements<br/>『飞机要能自动着陆』"]:::aircraft B["📋 SRD<br/>System Requirements Document<br/>系统需求文档<br/>ARP4754A 管辖<br/>『自动着陆系统接收 GPS/ILS 信号』"]:::system C["📦 ERD<br/>Equipment Requirements Document<br/>设备需求文档<br/>ARP4754A / DO-254 交界<br/>『导航计算机输出位置数据，20Hz』"]:::equipment D["🔧 HRD<br/>Hardware Requirements Document<br/>硬件需求文档<br/>DO-254 核心管辖<br/>『FPGA 实现 UART 115200 8N1』"]:::hardware E["💻 HDD<br/>Hardware Design Description<br/>硬件设计描述<br/>DO-254 实现层<br/>Verilog/VHDL、原理图、约束文件"]:::design P["📑 PRD<br/>Product/Project Requirements Document<br/>产品/项目需求文档<br/>公司内部定义（非 DO-254 标准术语）"]:::system R3["👤 FPGA 工程师<br/>✍️ 核心编写工作"]:::fpgaRole R4["👤 FPGA 工程师<br/>✍️ 核心设计实现"]:::fpgaRole A -->|"分解为"| B B -->|"分配到设备"| C C -->|"细化到硬件"| D D -->|"设计实现为"| E P -.->|"可能分解为"| C D -.-> R3 E -.-> R4 E -.->|"向上追溯"| D D -.->|"向上追溯"| C C -.->|"向上追溯"| B B -.->|"向上追溯"| A三、各层级详解（FPGA 工程师视角） 1. SRD — System Requirements Document（系统需求文档）这是谁写的？系统工程师。 FPGA 工程师需要做什么？读它，理解系统要做什么。 SRD 描述的是系统层面的功能和性能。比如"飞行管理系统（FMS）要能在 5 秒内完成航路计算"。这时候 FPGA 还只是系统框图里的一个"黑盒子"，可能标注为"信号处理模块"。关键认知：SRD 通常不会直接提到 FPGA 内部的寄存器或时序，它关心的是系统输入输出。 2. ERD — Equipment Requirements Document（设备需求文档）这是谁写的？设备/模块级工程师。 FPGA 工程师需要做什么？参与评审，确认分配给 FPGA 的功能边界。 ERD 把 SRD 的系统功能分解到具体的设备（LRU，Line Replaceable Unit）。比如"导航计算机"作为一个设备，它要包含电源板、接口板、FPGA 处理板。 ERD 会定义：设备的物理接口（连接器型号、引脚定义）设备的性能指标（延迟、吞吐量）设备的环境要求（温度、振动）对 FPGA 的意义：ERD 是你 FPGA 所在"盒子"的顶层约束。如果 ERD 说"接口延迟必须小于 1ms"，你的 FPGA 设计就必须满足这个。 3. HRD — Hardware Requirements Document（硬件需求文档）这是谁写的？硬件工程师（就是你！）。这是 DO-254 的 C 级审查核心。 HRD 把 ERD 中分配给 FPGA/硬件的功能进一步细化，变成可验证的硬件需求。HRD 里的每一条需求，最终都要在测试用例里被覆盖。 HRD 的典型内容：需求 ID需求描述来源（追溯）HRD_001FPGA 应实现 1 路 RS422 接收，波特率 115200，8N1ERD_042HRD_002数据解析模块应在收到帧头后 10μs 内输出有效标志ERD_055HRD_003内部 FIFO 深度应不小于 1024 字系统安全性分析关键认知： HRD 必须用可验证的语言写。避免"高性能"、"快速"这种模糊词。每一条 HRD 都必须能向上追溯到 ERD/SRD。 DO-254 审查官会随机抽 HRD 条目，检查它是否有设计实现和测试覆盖。 4. HDD — Hardware Design Description（硬件设计描述） pasted_1787295560129_x2nj6o.png图片这是谁写的？还是你，FPGA 工程师。这是需求的"实现层"。 HDD 不是一份单独的"文档"，而是所有设计产物的集合： HDL 源代码（Verilog/VHDL）原理图和 PCB 布局时序约束文件（SDC/XDC）设计说明文档（模块划分、状态机描述、算法流程） HDD 与 HRD 的关系： HRD 说"要什么"（What） HDD 说"怎么做"（How） DO-254 要求 HDD 能向下覆盖 HRD。简单说：HRD 里的每一条需求，你都要在 HDD 里找到对应的设计实现。四、那 PRD 是什么？在 DO-254 和 ARP4754A 的标准术语里，并没有 PRD 这个缩写。但在实际项目中，你看到的 PRD 通常指以下几种之一：可能的含义解释在层级中的位置Product Requirements Document（产品需求文档）公司某款"产品"（如某型飞行控制计算机）的顶层需求，向下分解为多个 ERDERD 之上Project Requirements Document（项目需求文档）某个具体项目/合同的交付要求，包含进度、合规、配置管理要求与 ERD 平行或之上Process Requirements Document（过程需求文档）定义开发过程、工具链、编码规范等过程域，非功能需求建议：如果你在公司文档里看到 PRD，先查一下公司的《术语表》或《需求管理计划》，确认具体定义。不同公司用法不同，不要假设。五、FPGA 工程师的日常：需求追溯怎么落地？作为 FPGA 工程师，你不需要写 SRD 和 ERD，但你要深刻理解它们。你的核心工作是在 HRD ↔ HDD ↔ 测试之间建立闭环。实际工作流示例 flowchart TD %% ========== 样式定义 ========== classDef read fill:#e3f2fd,stroke:#1565c0,stroke-width:2px,color:#000 classDef write fill:#fff8e1,stroke:#f9a825,stroke-width:2px,color:#000 classDef design fill:#e8f5e9,stroke:#2e7d32,stroke-width:2px,color:#000 classDef test fill:#fce4ec,stroke:#c2185b,stroke-width:2px,color:#000 classDef review fill:#f3e5f5,stroke:#6a1b9a,stroke-width:2px,color:#000 classDef trace fill:#e0f2f1,stroke:#00695c,stroke-width:1px,stroke-dasharray: 5 5,color:#000 classDef milestone fill:#ffebee,stroke:#b71c1c,stroke-width:3px,color:#000 %% ========== 步骤 1：读需求 ========== S1["📖 Step 1：读 SRD / ERD<br/>理解系统要求"]:::read S1_Detail["每秒处理 1000 个雷达回波<br/>（系统级指标）"]:::read %% ========== 步骤 2：写 HRD ========== S2["✍️ Step 2：写 HRD<br/>硬件需求文档"]:::write S2_Detail["FPGA 雷达接口模块<br/>以 1MHz 速率接收 ADC 采样数据"]:::write T1["🔗 追溯至 ERD_xxx"]:::trace %% ========== 步骤 3：写 HDD（设计）========== S3["💻 Step 3：写 HDD<br/>硬件设计描述"]:::design S3_Detail["module adc_interface<br/>SPI 接收 + FIFO 缓冲 + 状态机"]:::design T2["🔗 追溯：HRD_xxx 由<br/>adc_interface 实现"]:::trace %% ========== 步骤 4：写测试 ========== S4["🧪 Step 4：写 Test Cases<br/>测试验证"]:::test S4_Detail["Testbench 注入 1MHz 数据<br/>检查 FIFO 不溢出"]:::test T3["🔗 追溯：覆盖 HRD_xxx<br/>测试通过 ✓"]:::trace %% ========== 步骤 5：审查 ========== S5["🔍 Step 5：适航审查"]:::review S5_Q["审查官：HRD_xxx 这条需求<br/>设计在哪？测了吗？"]:::review S5_A["出示 HDD 代码 + 测试报告<br/>链路闭合 ✓"]:::review DONE["🎉 DO-254 需求追溯闭环"]:::milestone %% ========== 流程连接 ========== S1 --> S1_Detail S1_Detail -->|"分解"| S2 S2 --> S2_Detail S2_Detail --> T1 T1 -->|"驱动"| S3 S3 --> S3_Detail S3_Detail --> T2 T2 -->|"验证"| S4 S4 --> S4_Detail S4_Detail --> T3 T3 -->|"审查"| S5 S5 --> S5_Q S5_Q --> S5_A S5_A --> DONE %% ========== 双向追溯示意 ========== DONE -.->|"向上追溯<br/>Trace Up"| T3 T3 -.-> T2 T2 -.-> T1 T1 -.->|"追溯到源头"| S1_Detail六、新手容易踩的坑 pasted_1787295645472_ckx8zi.png图片坑为什么危险怎么办HRD 写得太像设计把"用什么算法"写进需求，导致设计变更时必须改需求HRD 只写"要什么"，不写"怎么做"需求没有唯一 ID无法追溯，审查时找不到对应关系所有需求必须有全局唯一编号（如 HRD_FPGA_001）需求不可验证"处理速度尽量快"——怎么算通过？用数字说话："延迟 ≤ 5μs"忽略 ERD 的接口定义FPGA 引脚分配错误，导致板子改线早期就冻结接口需求，与硬件/结构对齐七、一句话总结 SRD 定义系统做什么，ERD 定义设备做什么，HRD 定义 FPGA 做什么，HDD 定义 FPGA 怎么做。PRD 可能是你们公司的"产品需求"，先查内部定义。DO-254 的核心就是：每一层都能向上追溯、向下覆盖、中间有验证。参考标准 DO-254：《Design Assurance Guidance for Airborne Electronic Hardware》 ARP4754A：《Guidelines for Development of Civil Aircraft and Systems》如有错误，欢迎指正交流。

工作办公 # 工作记录

刘航宇 8月21日
0 51 4
2026-08-20
Typecho博客后台清爽美化插件-SimpleAdmin纯净版摘要SimpleAdmin纯净版是Typecho后台美化插件，去除广告，修复按钮点击状态栏显示异常，支持夜间模式，简洁美观，兼容第三方插件，安装简单。关键词：Typecho, SimpleAdmin, 后台美化插件, 纯净版, 插件安装目录插件简介插件显示效果插件说明作者信息插件功能安装步骤插件简介 SimpleAdmin纯净版是一款清爽且功能强大的 Typecho 后台美化插件。在原版 SimpleAdmin 的基础上： 1、去除了广告（由于即可学术已停止维护，链接成为死链，去除了即刻学术有关推文） 2、修复了后台的按钮点击后状态栏显示异常，如“付费阅读”、“AI摘要”、“邮件订阅”、“足迹地图” 兼容各种第三方插件提供的按钮。插件显示效果 1、后台页面（支持夜间模式） pasted_1787214558430_c5it15.png图片 2、评论图片直观显示 pasted_1787214633789_mrpb20.png图片 3、兼容任何第三方插件提供的按钮，不会导致状态栏显示异常，如付费阅读。 pasted_1787214766868_ubhrzy.png图片插件说明作者信息原作者: gogobody - 基于小王先森的后台插件修改 & 即刻学术纯净版: 刘航宇博客 https://ee.ac.cn 插件功能 ✨原版特性 ✅ 即插即用 - 无需修改任何核心文件 ✅ 安全可靠 - 不会破坏原有文件结构 ✅ 轻量级 - 纯 JS/CSS 实现，性能优异 ✅ 深色模式 - 支持 gogobody 原创的黑暗模式 ✅ 响应式设计 - 手机、PC 完美自适应 ✅ 简洁美观 - 界面设计简洁优雅 ✨ 纯净版特色 🚀 无第三方广告、推荐的文章链接（由于即可学术停止维护，链接成为死链）兼容其他插件，修复了原版使用其他插件提供的按钮时候，后台美化插件点击该按钮显示异常的BUG。安装步骤下载插件隐藏内容，请前往内页查看详情上传安装解压下载的文件重命名文件夹为 SimpleAdmin（重要！）上传到 Typecho 的 usr/plugins/ 目录登录 Typecho 后台进入控制台 → 插件 → 启用 SimpleAdmin

工作办公 # 网站美化

刘航宇 8月20日
9 143 3
2026-08-11
谈谈电子信息就业与在国企从事FPGA工程师工作一年的感受摘要本文讲述了一位电子系硕士毕业生在国企从事FPGA工程师工作一年的感受。作者分享了工作体验、FPGA行业特点、国企的“稳”与“慢”，并给在读生提出建议，强调早定位就业方向，坚持学习与总结。关键词：电子信息就业, FPGA工程师, 国企工作, FPGA设计, 职业规划1、前期概括 2025年从西北大学电子系硕士毕业，在西安三环内一家国企上班，位置还不错，并工作于自己喜欢的岗位。读研三年我找到了我喜欢从事的行业。在本科时候就很喜欢嵌入式、FPGA领域，因此大学课余之时，常常自学STM32、Linux、Verilog语法。 blob图片随着年龄的增加、认知能力的提升，读研期间发现自己对FPGA、数字电路的学习与领悟能力比嵌入式更高，我硕士期间项目也比较吻合从事LoRa通信物联网研究、无人机避障软硬协同研究，因此我硕士阶段主要是以FPGA学习为主、嵌入式和算法学习为辅，在2022~2024年期间，我的博客https://ee.ac.cn也产出了大量优秀的技术文章，阅读量不乏有几年甚至上万，所以做为一名工科生来说，非常建议大家可以写技术博客或者是找个平台记录起来。在我研三找工作时候发现个人简历中出现博客在很多企业都会特别关注。 pasted_1786428918785_27cs6m.png图片好在功夫不负有心人，最终也收获到了FPGA、嵌入式和IC的offer，我最终选择了本地国企FPGA工程师，目前上了一年班了，和心里预期一样，总体还是不错的。六险二金，足额缴纳，多了一笔企业年金，吃饭什么的食堂做的挺好，国家和公司补贴每顿18元，实际付款4元，这4元也是用每月补贴600元的饭卡支付，600元花不完可以买生活用品或者去华润消费，住宿话有员工宿舍是两人间，不过我没有住宿舍自己租房住。 2、工作体验刚入职时候，公司对每个新人有完整的培养体系，安排导师，刚开始就像换个大学去上课，有操场、文体中心、上课的教室，大概培养1~2个月开始，就开始慢慢接触项目，直到现在成为项目组不可缺少一员。工作状态和私企还是有明显区别，做为FPGA工程师我个人感觉是工作紧张和松弛都是有度，大多数情况下当天的活当天可以干完，到点下班还是可以的，法定节假日如果不是项目特别着急也可以正常休假，一年有三个大假期在春节、国企和8月份时候，和之前在私企实习相比感觉自己还可以活的像个人，而不是动物。 2.1、谈谈FPGA pasted_1786432958554_utsafb.png图片 FPGA这个行业，本质是比硬件偏一点一点软件，比软件非常偏硬件，也可以理解为嵌入式的最底层设计或者面向基础芯片的数字电路式驱动开发。根据自己实习和工作的所见所闻来说，越偏软件越容易出现加班，无论私企还是国庆，越偏硬件“卷”的程度越低，加班压力排名：纯软>嵌入式>FPGA/IC>硬件工程师。某种程度来说，软件方向似乎在一直内卷，高考录取分“卷”、考研竞争“卷”、工作加班“卷”，电子信息专业从事硬件的你，有时候转方向到软件方向未必是一件好事。 2.2、要做好从"写代码"到"做产品"的思维转变工作时候不要认为是学校里的那一套：算法验证通过、仿真没问题、上板跑起来，就算交差了。但在这里，FPGA不是实验室里的Demo，而是流程与规矩。一份FPGA设计从需求分析到最终交付，中间要经过需求追溯、架构评审、代码审查、仿真验证、综合实现、时序收敛、硬件在环测试……每一个环节都有文档、有签字、有基线。流程多不是为了烦人，而是立住流程规矩，好比短剧、小说中中常有“不守规矩流程”的人酿成大祸或者用户流失，规矩流程其实是一种内部的保证。 2.3、国企的"稳"与"慢" 稳，体现在资源和平台上。项目周期以年为单位，不会今天立项明天砍。你有足够的时间去打磨一个设计，去反复迭代优化。培训体系相对完善。更重要的是，你参与的项目往往有国家战略背景，这种"做实事"的成就感，是单纯追求技术时髦无法替代的。慢，体现在决策和响应上。一个工具链的升级，可能需要层层审批；引入一个新的IP核，可能要经过漫长的合规审查；想尝试敏捷开发？在这里，"瀑布模型"依然是主流。对于习惯了互联网"小步快跑"的人来说，这种节奏确实需要适应。在国企，"推事"比"做事"更需要技巧。需要学会写工作文档要点、跨部门协调。技术能力决定了你的下限，但沟通能力和对规则的理解，决定了你的上限 3、写在最后的对各位在读生的建议无论是本科还是硕士，要趁早定位出“合适”自己的就业方向，无论是软件、硬件还是其他行业，朝着这个方向学习、总结、记录、复盘，坚持一两年将会对你就业有很大帮助。大环境不好，要先收割offer，再看offer的这个工资、地点合不合适，是追求央国企的相对稳定还是大厂的高薪，对于我们人生这条路要走的还长，值得每个人都静下来心来思考思考。

我的随笔工作办公 # 随笔

刘航宇 8月11日
0 90 3
论文写作中如何把word/wps里面所有数字和字母替换为新罗马字体摘要在Word中(WPS同理)，通过打开“查找和替换”窗口，输入特定格式代码替换所有字母和数字为Time New Roman字体。关键词：论文写作, Word替换, WPS替换, 数字字母替换, Time New Roman字体在比较正式的论文写作中，这些英文和数字的格式要求是Time New Roman。 1、在word中点击替换(WPS同理)，或者使用快捷键Ctrl+H打开“查找和替换”窗口。 2、在查找内容中输入“([A-Z0-9]) ”（不包括引号，但包括小括号），这个意思是替换所有大写字母和数字，如果要替换小写字母，则输入为“([a-zA-Z0-9])”。然后点“更多”，勾选 “ 使用通配符“鼠标点击“替换为” 后面的白框同理带有中括号的角标可以输入“[*]”进行替换 pmxgNAs.png图片 3、点击格式下拉选项–选择字体选择西文格式中的“Time New Roman ”或者其他你想要的格式，然后点击确定就可以了 pmxgDjU.png图片 pmxgBcT.png图片

工作办公 # 工作记录

刘航宇 4年前
0 10,697 5

317 文章数

573 评论量

关于作者：刘航宇，FPGA工程师，西北大学电子系硕士，有多年西北大学电子通信考研辅导和FPGA与嵌入式项目指导经验

人生倒计时

那年今日

2022 08/30 【verilog】单端口与双端口RAM设计

最新回复

aa
2026-08-29

谢谢分享
YA.
2026-08-28

感谢分享，下载试试。
say
2026-08-28

：．