🌍首页
📁归档
⏳时光机
🚩友链
📫留言
📧订阅
🌟推荐
📕考研课程
🏜️ 免费壁纸
❤ 捐助本站
💰资助名单
🎵音乐实验
Search
1
【NPN/PNP三极管】放大电路饱和失真和截止失真的区别
20,227 阅读
2
论文写作中如何把word/wps里面所有数字和字母替换为新罗马字体
10,761 阅读
3
【高数】形心计算公式讲解大全
9,123 阅读
4
Vivado-FPGA Verilog烧写固化教程
8,170 阅读
5
【概论】一阶矩、二阶矩原点矩，中心矩区别与概念
7,899 阅读
🪶微语&随笔
励志美文
我的随笔
工作办公
📡电子&通信
嵌入式＆系统
通信&信息处理
编程&脚本笔记
⌨️IC＆系统
FPGA&ASIC
VLSI&IC验证
EDA&虚拟机
💻电子&计算机
IP&SOC设计
机器学习
软硬件算法
登录
/
注册
Dem(共16篇)
找到
16
篇与
Dem
相关的结果
2026-08-11
谈谈电子信息就业与在国企从事FPGA工程师工作一年的感受
摘要本文讲述了一位电子系硕士毕业生在国企从事FPGA工程师工作一年的感受。作者分享了工作体验、FPGA行业特点、国企的“稳”与“慢”，并给在读生提出建议，强调早定位就业方向，坚持学习与总结。关键词：电子信息就业, FPGA工程师, 国企工作, FPGA设计, 职业规划1、前期概括 2025年从西北大学电子系硕士毕业，在西安三环内一家国企上班，位置还不错，并工作于自己喜欢的岗位。读研三年我找到了我喜欢从事的行业。在本科时候就很喜欢嵌入式、FPGA领域，因此大学课余之时，常常自学STM32、Linux、Verilog语法。 blob图片 随着年龄的增加、认知能力的提升，读研期间发现自己对FPGA、数字电路的学习与领悟能力比嵌入式更高，我硕士期间项目也比较吻合从事LoRa通信物联网研究、无人机避障软硬协同研究，因此我硕士阶段主要是以FPGA学习为主、嵌入式和算法学习为辅，在2022~2024年期间，我的博客https://ee.ac.cn也产出了大量优秀的技术文章，阅读量不乏有几年甚至上万，所以做为一名工科生来说，非常建议大家可以写技术博客或者是找个平台记录起来。在我研三找工作时候发现个人简历中出现博客在很多企业都会特别关注。 pasted_1786428918785_27cs6m.png图片 好在功夫不负有心人，最终也收获到了FPGA、嵌入式和IC的offer，我最终选择了本地国企FPGA工程师，目前上了一年班了，和心里预期一样，总体还是不错的。六险二金，足额缴纳，多了一笔企业年金，吃饭什么的食堂做的挺好，国家和公司补贴每顿18元，实际付款4元，这4元也是用每月补贴600元的饭卡支付，600元花不完可以买生活用品或者去华润消费，住宿话有员工宿舍是两人间，不过我没有住宿舍自己租房住。 2、工作体验 刚入职时候，公司对每个新人有完整的培养体系，安排导师，刚开始就像换个大学去上课，有操场、文体中心、上课的教室，大概培养1~2个月开始，就开始慢慢接触项目，直到现在成为项目组不可缺少一员。 工作状态和私企还是有明显区别，做为FPGA工程师我个人感觉是工作紧张和松弛都是有度，大多数情况下当天的活当天可以干完，到点下班还是可以的，法定节假日如果不是项目特别着急也可以正常休假，一年有三个大假期在春节、国企和8月份时候，和之前在私企实习相比感觉自己还可以活的像个人，而不是动物。 2.1、谈谈FPGA pasted_1786432958554_utsafb.png图片 FPGA这个行业，本质是比硬件偏一点一点软件，比软件非常偏硬件，也可以理解为嵌入式的最底层设计或者面向基础芯片的数字电路式驱动开发。根据自己实习和工作的所见所闻来说，越偏软件越容易出现加班，无论私企还是国庆，越偏硬件“卷”的程度越低，加班压力排名：纯软>嵌入式>FPGA/IC>硬件工程师。某种程度来说，软件方向似乎在一直内卷，高考录取分“卷”、考研竞争“卷”、工作加班“卷”，电子信息专业从事硬件的你，有时候转方向到软件方向未必是一件好事。 2.2、要做好从"写代码"到"做产品"的思维转变 工作时候不要认为是学校里的那一套：算法验证通过、仿真没问题、上板跑起来，就算交差了。但在这里，FPGA不是实验室里的Demo，而是流程与规矩。 一份FPGA设计从需求分析到最终交付，中间要经过需求追溯、架构评审、代码审查、仿真验证、综合实现、时序收敛、硬件在环测试……每一个环节都有文档、有签字、有基线。流程多不是为了烦人，而是立住流程规矩，好比短剧、小说中中常有“不守规矩流程”的人酿成大祸或者用户流失，规矩流程其实是一种内部的保证。 2.3、国企的"稳"与"慢" 稳，体现在资源和平台上。 项目周期以年为单位，不会今天立项明天砍。你有足够的时间去打磨一个设计，去反复迭代优化。培训体系相对完善。更重要的是，你参与的项目往往有国家战略背景，这种"做实事"的成就感，是单纯追求技术时髦无法替代的。 慢，体现在决策和响应上。 一个工具链的升级，可能需要层层审批；引入一个新的IP核，可能要经过漫长的合规审查；想尝试敏捷开发？在这里，"瀑布模型"依然是主流。对于习惯了互联网"小步快跑"的人来说，这种节奏确实需要适应。 在国企，"推事"比"做事"更需要技巧。需要学会写工作文档要点、跨部门协调。技术能力决定了你的下限，但沟通能力和对规则的理解，决定了你的上限 3、写在最后的对各位在读生的建议 无论是本科还是硕士，要趁早定位出“合适”自己的就业方向，无论是软件、硬件还是其他行业，朝着这个方向学习、总结、记录、复盘，坚持一两年将会对你就业有很大帮助。大环境不好，要先收割offer，再看offer的这个工资、地点合不合适，是追求央国企的相对稳定还是大厂的高薪，对于我们人生这条路要走的还长，值得每个人都静下来心来思考思考。
我的随笔
工作办公
# 随笔
刘航宇
8月11日
0
160
4
Verilog语言实现读写txt文件方法
摘要本文介绍了Verilog语言中读写txt文件的方法。首先，通过MATLAB生成txt文件，并转换为十六进制格式。然后，在testbench中读取txt文件数据到寄存器，并按地址读取。接着，展示了如何写入txt文件，并提供了示例代码。最后，介绍了使用$display语句进行调试的方法。关键词：Verilog, 文件读写, txt文件, 测试集, 预测结果随着项目难度递增，例如AI芯片设计，不免需要验证Verilog的功能性，那么输入可以是测试集.txt，输出为预测结果/精确率.txt。下面讲解一下Verilog如何实现读写txt文件 一、读txt文件 二、写txt文件 $display语句的使用 demo案例 一、读txt文件 1、准备一个txt文件 MATLAB上生成的txt文件的格式为每行一个数据，与coe文件不同的是，数据之间没有逗号。由于verilog的读txt的系统函数仅仅能识别十六进制和二进制数据，一般情况下，将数据转换为十六进制数比较方便。当数据为有符号数时，可以采用下面的方式生成txt文件： % 生成20个随机的int16类型数据 data_signed = int16(randi([-32768, 32767], 1, 20)); % 打开文件准备写入 fid = fopen('data_signed.txt', 'w'); % 将data_signed数组中的数据转换为无符号整数并以16进制格式写入文件 fprintf(fid, '%04x\r\n', typecast(data_signed, 'uint16')); % 关闭文件 fclose(fid);图片 图片 其中，typecast(int16(data_signed),‘uint16’) 可以将数据转变为补码形式。同时，需要注意的是，在换行中，需要采用’\r\n‘，不能仅仅使用’\r’ 2、在testbench上读写 读txt文件时，一般选择先将txt中的数据置入寄存器memory中，然后按照地址读出memory中的数据。 reg [15:0] mem [0:1023]; reg [9:0] addr ; reg [11:0]data_out ; initial begin $readmemh("E:/self-study/VIVADO_workspace/prj/data_signed.txt",mem); addr = 10'd0; end always #10 begin data_out = mem[addr][11:0]; addr = addr + 10'd1; end需要注意的是，txt文件的地址不能出错，另外，注意地址分隔符需要用’/‘，windos系统中的’\‘需要对应改过来才能使用。 二、写txt文件 integer handle; initial begin handle = $fopen("E:/self-study/VIVADO_workspace/prj/data_out.txt"); end always@(posedge sys_clk) begin if(data_in_valid) begin $fdisplay(handle,"%d",data_out); end end利用initial函数初始化handle的值，另外，地址分隔符同样要改回来。 如果仿真之后，txt文件中并没有内容，可以尝试刷新一下txt文件。如果还没有内容出现，则就是txt文件没有关闭造成的，解决方法有两种： ①直接关闭xsim仿真程序，此时txt文件自动关闭，内容出现。 ②使用$fclose函数关闭文件，如果使能变量aagc_in_valid是一段高电平信号，则可以检测该信号的下降沿，在此时关闭文件即可： reg [2:0] valid_reg; always@(posedge sys_clk) begin valid_reg <= {valid_reg[1:0],data_in_valid}; if(valid_reg == 3'b110) begin $fclose(handle); end end甚至于，直接写一个计数器，也是可以的。 $display语句的使用 在功能仿真阶段调试程序时，$display是很有用的一段程序，它和java，c语言中的打印语句使用方法是相似的，可以把变量和语句运行状况打在TCL log的窗口上，供调试者知晓代码运行情况。 $display("here is a debugging point."); $display("%d", data_in);demo案例 module wr_txt_tb; reg [15:0] mem [0:1023]; reg [9:0] addr; reg [15:0] data_out; initial begin $readmemh("E:/Downloads/data_signed.txt", mem); addr = 10'd0; end always #10 begin if (addr < 10'd20) begin // 假设您只想读取前20个数据 data_out = mem[addr][15:0]; addr = addr + 10'd1; $display("here is a debugging point."); $display("%h", data_out); // 以十六进制形式打印 end else begin $stop; // 结束仿真 end end endmodule图片 图片
FPGA&ASIC
# ASIC/FPGA
刘航宇
2年前
0
1,465
4
【转载】Libero SOC Debug教程-片上逻辑分析仪IDENTIFY
摘要本文介绍了Microsemi FPGA片上逻辑分析仪Identify的使用方法，包括原理、配置步骤和资源占用情况，适用于FPGA工程师进行硬件级程序调试。关键词：FPGA调试, 片上逻辑分析仪, Libero SoC, Identify工具, 逻辑资源本文转载于https://blog.csdn.net/whik1194/article/details/107074187 FPGA在线调试 关于MICROSEMI片上逻辑分析仪 FPGA片上逻辑分析仪原理 预期效果 0.准备一个创建好的LIBERO工程 1.新建IDENTIFY工程，并添加想要监测的信号 2.管脚分配，编译下载 3.设置触发类型 4.IICE逻辑分析仪核资源占用 原文： 参考： FPGA在线调试 对于嵌入式系统来说，如单片机，进行硬件级程序调试时，通常采用的是JLink/ST-Link调试器，在线调试的方式来获取程序实时运行的状态，可以观察程序运行流程、各种变量的值、中断的触发情况，还可以设置断点、单步运行，方便快速的发现BUG，解决问题。 但是对于FPGA来说，并不是顺序执行的，而是根据每一个Clk并行执行，所以我们不能使用调试器进行单步调试。 FPGA调试需要观察内部信号的值，各个信号之间的时序关系，所以使用逻辑分析仪是最好的调试方式了。 有些FPGA工程，对外的接口，即输入输出，可能只有几个，但是他们之间的逻辑和时序关系非常复杂，所以内部有几十个中间寄存器，程序下载进去了，发现不是我们想要的效果，怎么办？你可能会说，查代码吧！如果这个工程非常简单，你可能只需要耗费几分钟或者几个小时就可以定位代码的问题所在。 但是如果这是一个非常庞大的工程，内部的中间寄存器、信号，几百上千个，各个模块单独软件仿真都正常，整体仿真也正常，就是下载到实际的芯片中运行不正常。你如何进行问题定位？如果再去进行代码审查，这将会消耗非常多的时间。那么如果能在FPGA芯片内部装上一个逻辑分析仪，那不就直接可以看到内部信号的值了，而且还可以看到各个信号之间的时序关系。需求推动技术发展，既然开发者有这个需求，那么FPGA厂商肯定会实现这个功能！下面来一起看一下Microsemi FPGA片上逻辑分析仪的使用方法吧！ 关于MICROSEMI片上逻辑分析仪 几大厂商的片上逻辑分析仪： Xilinx厂商ISE开发环境下的ChipScope工具 Altera厂商Quartus开发环境下的SignalTap工具 Lattice厂商Diamod开发环境下的Reveal工具 对于 FPGA 工程师来说，这些都是很熟悉的名字。和以上几大FPGA厂商一样，Microsemi Libero也支持片上逻辑分析仪工具，只不过不是自己家研发的，使用的是Synospsy公司出品的Identify工具，其实，Libero中的综合器synplify也是Synospsy公司的。 根据Synospsy官网的描述：Identify RTL 调试仪，这个调试工具除了支持Microsemi的FPGA产品外，还支持Altera和Xilinx的FPGA产品。 FPGA片上逻辑分析仪原理 Identify片上逻辑分析仪的原理，是通过在FPGA工程中加入一个IICE逻辑分析仪IP核，这个IP核，由控制器和采集器组成，采集器用于采集信号，控制器用于和JTAG调试器连接，并把数据发送到上位机，IICE内部有RAM空间，用于存储触发位置附近的信号，RAM空间的大小，即采样深度，可以自己调整。FPGA工程中加入IICE核，会占用一定的资源，资源占用的大小取决于：采样深度，采样信号的个数，采样信号的触发方式等。 所以综上，FPGA片上逻辑分析仪需要3个组件：片上的IICE逻辑分析仪核、JTAG下载器、上位机。 pC5Uq6e.png图片 JTAG下载器也就是我们下载程序时使用的FlashPro x下载器，上位机软件也就是Identify工具，这个工具已经在安装Libero SoC时一同安装并注册**了。所以不需要安装其他的工具软件，只需要在已经设计好的FPGA公司中，配置一下IIC逻辑分析仪核就可以了。 在已经创建好的Libero工程中，加入IICE逻辑分析仪核，并演示Identify工具的使用。 预期效果 以Microsemi SmartFusion系列的A2F200M3F芯片为例，其他芯片使用操作方法类似。示例工程功能：led每隔10个clk翻转一次为例，演示identify的使用。 identify添加完成之后，把led设置为上升沿触发，会抓取到类似如下的波形。 pChB2qJ.png图片 0.准备一个创建好的LIBERO工程 这里以LED每隔10个时钟周期翻转为例。HDL文件内容： module led_demo( //inputs input clk, input rst_n, //outputs output reg led ); reg [3:0] cnt; always @ (posedge clk) begin if(!rst_n) cnt <= 0; else if(cnt == 10) /* max=10, 0-10 */ cnt <= 0; else cnt <= cnt + 1; end always @ (posedge clk) begin if(!rst_n) led <= 0; else if(cnt == 10) led <= ~led; end endmodule1.新建IDENTIFY工程，并添加想要监测的信号 1.0 先运行Synthesize 1.1 在Synthesize上右键，选择Open Interactively pChr5jO.png图片 1.2 在Synthesis上右键新建一个Identify工程 pChrTDe.png图片 1.3 输入新建的identify工程的名称和保存路径，选择默认的就行。 pChrqUA.png图片 1.4 在新建的identify工程上右键选择identify instrumentor pChsSKS.png图片 1.5 在HDL文件中选择要监测的信号和采样时钟，采样时钟选择Sample Clock，作为触发的信号选择Trigger Only，要监测的信号选择Sample Only，也可以选择Sample and Trigger，这样会占用更多的资源。 pChsG26.png图片 pChsNrD.png图片 设置完成的信号会有标注 pChsgsS.png图片 sample clock 表示采样时钟，所有在 IICE 中添加的信号都会在 sample clock 的边沿进行采样，设为 sample clock 的信号前会出现一个时钟状的图标。 设置为 sample 和 trigger 的信号都将作为被采样信号，区别在于 sample 信号只能被采样，而 trigger 信号可以作为触发采集的条件，当然你可以把一个信号同时设置为 sample 和 trigger 。 1.6 设置采样深度，选择Instrumentor->IICE pChsWZQ.png图片 采样深度最大支持1048576 pChsfaj.png图片 输入采样深度，数值越大，采样时间越长，相应的FPGA资源占用也越多。 pChsqLF.png图片 1.7 选择Run->Run pChsOZ4.png图片 或者直接点击主界面的Run按钮 pChsjo9.png图片 1.8 编译完成之后，保存退出。 pChsxiR.png图片 2.管脚分配，编译下载 2.1 和正常流程一样，管脚分配，编译下载。可以看到JTAG部分的管脚已经被IICE逻辑分析仪核使用了 pChyiLD.png图片 2.2 在Identify Debug Design上右键，选择Open Interactively，打开identify工具 pChymWt.png图片 3.设置触发类型 3.1 选择要触发的信号，和触发类型，这里我选择的是led，上升沿触发。 pChyYYn.png图片 3.2 连接FlashPro下载器，点击小人图标，启动抓取，满足触发条件自动停止。 pChy6YR.png图片 D:/identify_demo/synthesis$ run -iice {IICE} INFO: run -iice IICE INFO: Info: Attempting to connect to: usb Info: Type: FlashPro4 Info: ID: 08152 Info: Connection: usb2.0 Info: Revision: UndefRev INFO: Checking communication with the Microsemi_BuiltinJTAG cable and the hardware INFO: The hardware is responding correctly INFO: Auto-detecting the device chain INFO: Device at chain position 1 is "A2F200M3F" INFO: IICE 'IICE' configured, waiting for trigger INFO: IICE 'IICE' Trigger detected, downloading samples INFO: notify -notify INFO: waveform viewer INFO: waveform viewer INFO: write vcd -iice IICE -comment {Identify created VCD dump} -gtkwave -noequiv IICE.vcd D:/identify_demo/synthesis$ 3.3 右侧黄色的显示就是触发瞬间时信号的值。右键可以改变数据格式。 pChyO6f.png图片 3.4 选择Debugger preferences可以设置采样时钟的周期，用于后面波形的时间测量 pChyz7Q.png图片 3.5 设置采样时钟的周期 pCh6Chn.png图片 3.6 点击波形按钮，在GTKWave中打开抓取到的波形。 pCh6kcV.png图片 3.7 可以按住左键拖动测量时间差 pCh6uN9.png图片 3.8 还可以给每个通道设置不同的颜色，和显示方式。 pCh6Q91.png图片 4.IICE逻辑分析仪核资源占用 IICE逻辑分析仪核占用的主要是逻辑资源和RAM资源，可以看到资源占用还是很多的。 图片 图片 原文： https://blog.csdn.net/whik1194/article/details/107074187 参考： https://zhuanlan.zhihu.com/p/88314552 https://www.synopsys.com/zh-cn/implementation-and-signoff/fpga-based-design/identify-rtl-debugger.html http://training.eeworld.com.cn/video/1059 https://www.microsemi.com/document-portal/doc_view/132760-synopsys-identify-me-h-2013-03m-sp1-user-guide
嵌入式＆系统
FPGA&ASIC
# ASIC/FPGA
# 嵌入式
刘航宇
3年前
2
3,279
2
2023-04-12
浅谈如何学好IC验证
摘要本文探讨了如何成为一名IC验证工程师，强调了从基础数字电路知识到掌握SystemVerilog、UVM等验证语言和方法的重要性，并介绍了学习UVM的资源和途径。关键词：IC验证, 数字电路, Verilog, SystemVerilog, UVM要成为一名IC验证工程师，一定要懂一些设计，如果都不清楚自己在验什么东西，后面的工作也都无从谈起了。所以在时间足够的情况下，最好从最基础的数字电路知识开始学习，之后是 Verilog → SystemVerilog → UVM 这样一个顺序，需要具备以下一些能力： 掌握数字电路和Verilog的基础知识，了解芯片设计的流程和结构。 学习SystemVerilog和UVM等验证语言和方法学，能够搭建和使用验证环境，构建测试用例和激励场景。 熟悉Linux操作系统和常用的EDA工具，能够使用脚本语言如Perl或Python进行自动化测试。 能够阅读和理解设计规格，分析设计功能和边界条件，设计有效的覆盖率和断言。 能够对设计缺陷进行调试和修改建议，与设计工程师进行沟通和协作。 不断学习新的协议、技术和验证方法，提高验证效率和质量。 图片 学习UVM的方法有很多，但是一般来说，需要具备以下几个方面的知识： SystemVerilog的基础语法和面向对象编程的概念，如类、继承、多态等。 UVM的基本构架和组件，如test、env、agent、driver、monitor、sequencer、sequence等，以及它们之间的连接和通信机制。 UVM的高级功能和技巧，如factory、callback、register model、coverage等，以及如何使用它们来提高验证效率和可重用性。 UVM的实际应用和案例分析，如如何搭建一个完整的UVM验证环境，如何编写不同类型的测试用例，如何处理异常情况等。 为了学习UVM，可以参考以下一些资源： Verification Academy是一个提供免费在线课程和视频的网站，其中有专门针对UVM的基础和进阶课程，以及一些实例代码和演示。 https://verificationacademy.com/courses/uvm-basics UVM实战是一本中文书籍，介绍了UVM的基本概念和方法，以及一些常见的验证场景和技巧。 UVM Cookbook3是一个在线文档，提供了UVM的各种知识点和示例代码，可以作为一个参考手册。 https://www.cnblogs.com/dpc525/p/5047032.html
我的随笔
VLSI&IC验证
刘航宇
3年前
0
889
4
2022-12-18
【FPGA】深度理解串口发送模块设计与验证
摘要本文介绍了UART通信原理及电路设计，使用FPGA实现UART通信中的数据发送部分设计，并通过仿真和板级验证确保其功能正确性。关键词：FPGA, UART通信, 串口发送模块, 串口发送设计, 异步串行通信本章导读 在当今的电子系统中，经常需要板内、板间或者下位机与上位机之间进行数据的发送与接收，这就需要双方共同遵循一定的通信协议来保证数据传输的正确性。常见的协议有UART（通用异步收发传输器）、IIC（双向两线总线）、SPI（串行外围总线）、USB2.0/3.0（通用串行总线）以及 Ethernet（以太网）等。在这些协议当中，最为基础的就是 UART，因其电路结构简单、成本较低，所以在注重性价比的情况下，使用非常广泛。 本章将学习 UART 通信的原理及其硬件电路设计，并使用 FPGA 来实现 UART 通信中的数据发送部分设计。在仿真验证时除进行正常的功能仿真以外，还将在 Quartus Prime 中使用 In system sources and probes editor(ISSP)工具进行板级验证，具体方法是：输入需要通过串口发送出去的数据，然后通过按下 AC620 开发板上的按键来控制 FPGA 将待发送的数据发送出去，并在串口助手中查看 PC 端接收到的数据。 目录 本章导读 异步串行通信原理及电路设计RS232 通信接口标准 UART 关键参数及时序图 RS232 通信电路设计 UART 异步串行通信发送模块设计与实现串口发送模块接口设计 波特率时钟生成模块设计 数据输出模块设计 数据传输状态控制模块设计 激励创建及仿真测试 按键控制串口发送设计 代码工程 异步串行通信原理及电路设计 RS232 通信接口标准 通用异步收发传输器（Universal Asynchronous Receiver/Transmitter，UART）是一种异步收发传输器，其在数据发送时将并行数据转换成串行数据来传输，在数据接收时将接收到的串行数据转换成并行数据，可以实现全双工传输和接收。它包括了 RS232、RS449、RS423、RS422 和 RS485 等接口标准规范和总线标准规范。换句话说，UART 是异步串行通信的总称。而 RS232、RS449、RS423、RS422 和 RS485 等，是对应各种异步串行通信口的接口标准和总线标准，它们规定了通信口的电气特性、传输速率、连接特性和接口的机械特性等内容。 本章要重点学习的 RS-232 是美国电子工业联盟（EIA）制定的串行数据通信的接口标准，原始编号全称是 EIA-RS-232（简称 232，RS232），被广泛用于计算机串行接口外设连接。其 DB9 接口的针脚定义如图 16.1 所示，引脚功能如表 16.1 所示。若系统存在多个 UART接口，则可分别称为 COM1、COM2 等。 图片 UART 关键参数及时序图 UART 通信在使用前需要做多项设置，最常见的设置包括数据位数、波特率大小、奇偶校验类型和停止位数。 数据位（Data bits）：该参数定义单个 UART 数据传输在开始到停止期间发送的数据位数。可选择为：5、6、7 或者 8（默认）。 波特率（Baud）：是指从一设备发到另一设备的波特率，即每秒钟可以通信的数据比特个数。典型的波特率有 300, 1200, 2400, 9600, 19200, 115200 等。一般通信两端设备都要设为相同的波特率，但有些设备也可设置为自动检测波特率。 奇偶校验类型（Parity Type）：是用来验证数据的正确性。奇偶校验一般不使用，如果使用，则既可以做奇校验（Odd）也可以做偶校验（Even）。在偶校验中，因为奇偶校验位会被相应的置 1 或 0（一般是最高位或最低位），所以数据会被改变以使得所有传送的数位（含字符的各数位和校验位）中“1”的个数为偶数；在奇校验中，所有传送的数位（含字符的各数位和校验位）中“1”的个数为奇数。奇偶校验可以用于接受方检查传输是否发送生错 误，如果某一字节中“1”的个数发生了错误，那么这个字节在传输中一定有错误发生。如果奇偶校验是正确的，那么要么没有发生错误，要么发生了偶数个的错误。如果用户选择数据长度为 8 位，则因为没有多余的比特可被用来作为奇偶校验位，因此就叫做“无奇偶校验（Non）”。 停止位（Stop bits）：在每个字节的数据位发送完成之后，发送停止位，来标志着一次数据传输完成，同时用来帮助接受信号方硬件重同步。可选择为：1（默认）、1.5 或者 2 位。 在 RS-232 标准中，最常用的配置是 8N1(即八个数据位、无奇偶校验、一个停止位)，其发送一个字节时序图如图 16.2 所示。 按照一个完整的字节包括一位起始位、8 位数据位、一位停止位即总共十位数据来算，要想完整的实现这十位数据的发送，就需要 11 个波特率时钟脉冲，第 1 个脉冲标记一次传输的起始，第 11 个脉冲标记一次传输的结束，如下所示： 图片 RS232 通信电路设计 RS232 通信协议需要一定的硬件支持，早期大多使用的方案是 RS232 转 TTL，这时需要 MAX232 或者 SP3232 等电平转换芯片来做数据转换。其外围电路简单，最少只需要 4 个电容即可正常工作，其典型电路图如 16.3 所示。在这里只使用了两路通信中的一路，且通过加入的 D7、D8 两个发光二极管可以更好的观察数据状态。 图片 现在系统集成度越来越高，DB9 的 RS232 接口占用 PCB 面积过大，多数系统已经转用USB 转 TTL，其电路图如图 16.4 所示。 图片 CH340G 是一个支持 5V 或 3.3V 供电的 USB 总线的转接芯片，实现 USB 转串口、USB 转 IrDA 红外或者 USB 转打印口。支持硬件全双工串口、内置收发缓冲区，支持通讯波特率 50bps～2Mbps 并支持常用的 MODEM 联络信号 RTS、DTR、DCD、RI、DSR、CTS。 并可通过外加电平转换器件，可以提供 RS232、RS485、RS422 等接口。在 Windows 操作系统下，CH340 的驱动程序能够仿真标准串口，所以与绝大部分原串口应用程序完全兼容，不需要作任何修改。 UART 异步串行通信发送模块设计与实现 串口发送模块接口设计 基于上述原理，本章要实现的串口发送模块整体框图，如图 16.9 所示，其接口列表如表 16.2 所示。 图片 根据功能需求，串口发送模块可进一步细化为如图 16.10 所示详细结构图，其中每一子模块的作用如表 16.3 所示。其中绿色的框代表单一结构的寄存器，来实现数据的稳定输入以及输出。 图片 图片 波特率时钟生成模块设计 从原理部分可知，波特率是 UART 通信中需要设置的参数之一。在波特率时钟生成模块中，计数器需要的计数值与波特率之间的关系如表 16.4 所示，其中系统时钟周期为System_clk_period，这里为 20ns。如果接入到该模块的时钟频率为其他值，需要根据具体的频率值修改该参数。 图片 本模块的设计是为了保证模块的复用性。当需要不同的波特率时，只需设置不同的波特率时钟计数器的计数值。使用查找表即可实现，下面的设计代码中只包含了针对 5 个波特率的设置，如需要其他波特率可根据实际使用情况具体修改。 reg [15:0]bps_DR;//分频计数最大值 always@(posedge Clk or negedge Rst_n) if(!Rst_n) bps_DR <= 16'd5207; else begin case(baud_set) 0:bps_DR <= 16'd5207; //9600bps 1:bps_DR <= 16'd2603; //19200bps 2:bps_DR <= 16'd1301; //38400bps 3:bps_DR <= 16'd867; //57600bps 4:bps_DR <= 16'd433; //115200bps default:bps_DR <= 16'd5207; endcase end利用计数器来生成波特率时钟。 reg bps_clk; //波特率时钟 reg [15:0]div_cnt;//分频计数器 always@(posedge Clk or negedge Rst_n) if(!Rst_n) div_cnt <= 16'd0; else if(uart_state)begin if(div_cnt == bps_DR) div_cnt <= 16'd0; else div_cnt <= div_cnt + 1'b1; end else div_cnt <= 16'd0; always@(posedge Clk or negedge Rst_n) if(!Rst_n) bps_clk <= 1'b0; else if(div_cnt == 16'd1) bps_clk <= 1'b1; else bps_clk <= 1'b0;所谓波特率生成，就是用一个定时器来定时，产生频率与对应波特率时钟频率相同的时钟信号。例如，我们使用波特率为 115200bps，则我们需要产生一个频率为 115200Hz 的时钟信号。那么如何产生这样一个 115200Hz 的时钟信号呢？这里，我们首先将 115200Hz 时钟信号的周期计算出来，1 秒钟为 1000_000_000ns，因此波特率时钟的周期 Tb= 1000000000/115200 =8680.6ns，即115200信号的一个周期为8680.6ns，那么，我们只需要设定我们的定时器定时时间为8680.6ns，每当定时时间到，产生一个系统时钟周期长度的高脉冲信号即可。系统时钟频率为 50MHz，即周期为 20ns，那么，我们只需要计数 8680/20 个系统时钟，就可获得 8680ns 的定时，bps115200=Tb/Tclk - 1=Tb*fclk - 1=fclk/115200-1。相应的，其它波特率定时值的计算与此相同为了能够通过外部控制波特率，设计中使用了一个 3 位的波特率选择端口：Baud_Set。通过给此端口不同的值，就能选择不同的波特率，此端口控制不同波特率的原理很简单，就是一个多路选择器，多路选择器通过选择不同的定时器计数最大值来设置不同的比特率时钟频率。 Baud_Set 的值与各波特率的对应关系如下: 000 ： 9600bps； 001 ： 19200bps; 010 ：38400bps; 011 ：57600bps； 100 ：115200bps； 数据输出模块设计 通过对波特率时钟进行计数，来确定数据发送的循环状态。 reg [3:0]bps_cnt;//波特率时钟计数器 always@(posedge Clk or negedge Rst_n) if(!Rst_n) bps_cnt <= 4'd0; else if(bps_cnt == 4'd11) bps_cnt <= 4'd0; else if(bps_clk) bps_cnt <= bps_cnt + 1'b1; else bps_cnt <= bps_cnt;同样为了使得模块可以对其他模块进行控制或者调用，这里产生一个 byte 传送结束的信号。一个数据位传输结束后 Tx_done 信号输出一个时钟的高电平。 always@(posedge Clk or negedge Rst_n) if(!Rst_n) Tx_Done <= 1'b0; else if(bps_cnt == 4'd11) Tx_Done <= 1'b1; else Tx_Done <= 1'b0;产生数据传输状态信号，即当在正常传输的时候 uart_state 信号为高电平，其他情况均为低电平。这里实现的电路结构同样是具有优先级顺序的，但与 C 语言本质是不同的。在图16.10 中的 MUX2_1 与 MUX2_2 就是下面的设计实现的 if—else if—else 的电路结构。 always@(posedge Clk or negedge Rst_n) if(!Rst_n) uart_state <= 1'b0; else if(send_en) uart_state <= 1'b1; else if(bps_cnt == 4'd11) uart_state <= 1'b0; else uart_state <= uart_state;由于 RS232 是一个异步的收发器，因此为了保证发送的数据在时钟到来的时候是稳定的，这里也需要对输入数据进行寄存。 reg [7:0]r_data_byte; always@(posedge Clk or negedge Rst_n) if(!Rst_n) r_data_byte <= 8'd0; else if(send_en) r_data_byte <= data_byte; else r_data_byte <= r_data_byte;数据传输状态控制模块设计 在模块结构图 16.10 中还有一个十选一多路器 ，作用是根据 bps_cnt 的值来确定数据传输的状态。如时序图 16.2 所示，在不同的波特率时钟计数值时，有对应的传输数据。 localparam START_BIT = 1'b0; localparam STOP_BIT = 1'b1; always@(posedge Clk or negedge Rst_n) if(!Rst_n) Rs232_Tx <= 1'b1; else begin case(bps_cnt) 0:Rs232_Tx <= 1'b1; 1:Rs232_Tx <= START_BIT; 2:Rs232_Tx <= r_data_byte[0]; 3:Rs232_Tx <= r_data_byte[1]; 4:Rs232_Tx <= r_data_byte[2]; 5:Rs232_Tx <= r_data_byte[3]; 6:Rs232_Tx <= r_data_byte[4]; 7:Rs232_Tx <= r_data_byte[5]; 8:Rs232_Tx <= r_data_byte[6]; 9:Rs232_Tx <= r_data_byte[7]; 10:Rs232_Tx <= STOP_BIT; default:Rs232_Tx <= 1'b1; endcase end激励创建及仿真测试 完成设计之后，需要对其进行功能仿真。在下面的 testbench 文件中，生成了复位信号以及使能信号、待传输数据。这里将所有数据变化与系统时钟错开 1ns，是为了能更清楚看到输入输出数据与时钟的时序关系。 initial begin Rst_n = 1'b0; data_byte = 8'd0; send_en = 1'd0; baud_set = 3'd4; #(`clk_period*20 + 1 ) Rst_n = 1'b1; #(`clk_period*50); data_byte = 8'haa; send_en = 1'd1; #`clk_period; send_en = 1'd0; @(posedge Tx_Done) #(`clk_period*5000); data_byte = 8'h55; send_en = 1'd1; #`clk_period; send_en = 1'd0; @(posedge Tx_Done) #(`clk_period*5000); $stop; end设置好仿真脚本后进行功能仿真，得到如图 16.11 所示的波形文件，可以看出在复位信号置高以及使能信号有效之前输出信号 Rs232_Tx 均为 0，在复位结束以及使能后输出信号才开始正常，且当输入数据为 10101010b（MSB）后，输出信号依次为 1、0（起始位）、01010101b（LSB）、1（停止位）；当输入数据为 01010101b（MSB）后，输出信号依次为 1、0（起始位）、10101010b（LSB）、1（停止位）。同时 uart_state 处于发送状态时为 1，即仿真通过。 图片 按键控制串口发送设计 为了实现导读中所设定的目标，将以前编写好的按键消抖模块添加到工程当中，并再次使用 ISSP，其主要参数配置如图 16.12 所示，并加入到工程中。 图片 然后，新建一个顶层文件，并将按键消抖、串口发送以及 ISSP 例化，并将按键状态与串口发送使能端连接即可。部分设计如下所示，并将串口发送状态连接到 LED 上，以更好的观察数据发送状态。 assign send_en = key_flag0 & !key_state0; uart_byte_tx uart_byte_tx( .Clk(Clk), .Rst_n(Rst_n), .data_byte(data_byte), .send_en(send_en), .baud_set(3'd0), .Rs232_Tx(Rs232_Tx), .Tx_Done(), .uart_state(led) );编译无误后，点击 RTL_viewer 可以看到如图 16.13 的各模块连接图。 图片 分配引脚并全编译无误后下载工程到 AC620 开发板中。然后，在 Quartus Prime 中点击Tools→In-System Source and Probes Editor 启动 ISSP，手动选择下载器后，并将数据格式改为设计中的 hex 格式。打开电脑上的串口助手，将主要参数设置为：波特率为 9600、无校验位、8 位数据位以及 1bit 停止位。 在 Quartus Prime 中，使用 In system sources and probes editor 工具，输入需要通过串口发送出去的数据，然后按下学习板上的按键 0，FPGA 自动将所需要发送的数据发送出去，即可在串口助手中看到相关数据。且板载的 LED_RX 每接收一 byte 数据均会亮一下，这里由于时钟较快，数据传输过程很快，因此代表传输状态的 led0 看着“常亮”。 图片 至此，完成了基于 FPGA 的串口通信发送部分实现。 在本章中学习了 UART 的分类以及原理，介绍了 RS232 协议的数据格式以及相关参数所代表的含义，并设计了串口的硬件电路，且在板级调试中再次使用了 ISSP 中的源功能（source）。 代码工程 代码下载 下载地址：https://wwek.lanzoub.com/ijx1z0izahvc 提取码：
FPGA&ASIC
# 小实验
刘航宇
4年前
0
1,142
1
ASIC与FPGA设计哪个前景更好
摘要本文探讨了ASIC与FPGA设计的区别和选择。ASIC是专用集成电路，设计周期长，性能稳定，适合大批量生产；FPGA是可编程门阵列，设计周期短，灵活，适合小批量生产和原型验证。FPGA工程师转ASIC设计工程师有较好的前景，因为ASIC设计工程师相对稀缺，薪资较高。关键词：ASIC, FPGA, 设计流程, 性能比较, 成本效益ASIC和FPGA到底选哪个好？两者的流程有什么区别？做FPGA到底有没有必要转ASIC设计……网上经常看到各种关于ASIC与FPGA的问题。 ASIC (Application Specific Integrated Circuit)，即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。 FPGA（FieldProgrammable Gate Array），即现场可编程门阵列，它是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物，FPGA是一种可以重构电路的芯片，是一种硬件可重构的体系结构，通过编程可以随时改变它的应用场景。 图片 FPGA与ASIC的异同 相同点：本质上都是芯片，FPGA开发严格按照ASIC开发流程，都是集成电路方向。一般来说，一些电子类硬件产品能用FPGA做出来就能用ASIC做出来，基本上两种不同的渠道做出来的东西能够实现相同的功能。 不同点：前者是把做好的网表或者电路代码下载到FPGA中，形成门阵列，产品交付的时候或者用的时候发现问题都可以重新打补丁、更新版本后再正常进行。而ASIC最终要去流片，做成一个芯片，要求更高！设计流程上非常漫长，一般是一年左右一个周期，需要用到多个验证师，因为后期一旦发生问题只能重新去生产，出现的bug比较多或者比较严重，还有可能全部回收，甚至存在赔钱风险。 在ASIC的设计过程中，往往要用到FPGA 进行原型验证。完成FPGA 验证可以说就完成了ASIC 整套流程的50～70%。 FPGA和ASIC的设计流程区别 FPGA设计拥有可重新配置芯片的功能，而ASIC设计一般具备较少的可重新配置芯片功能。 图片 FPGA又称为“万能芯片”，其内部包含大量的可配置单元（基于LUT的Slice），可配置IP（DSP、CMT、PCIe、Serdes等），可配置存储器。用户可以将自己的设计下载到FPGA芯片中就可以快速实现自己的功能，可以快速搭建Demo系统，设计周期短。 ASIC芯片首先要经过代码设计、综合、后端等复杂的设计流程，再经过几个月的生产加工以及封装测试，才能拿到芯片来搭建系统，复杂的原因是除了功能要正确之外，各种功耗、面积都要达到一个极致，整个设计周期很长。 不同情况选择哪种设计比较好 考虑到时间问题， ASIC设计流程漫长，大概一年左右一个周期，而FPGA设计一般几个星期或者一两个月就能完成，如果想快速看到成效选择FPGA设计会比较好。 在性能方面，ASIC设计出来的芯片比较好，完整的定制，性能更加稳定。ASIC (Application Specific Integrated Circuit)本身就是一种专用集成电路芯片。用一个比较形象的比喻，电影公司要做尤达大师的模型，方案一：买几箱乐高积木，用搭积木的方式来制作，快速解决问题。方案二：联系模具厂，画图纸开模，大规模生产。FPGA设计出的是积木堆积起来的尤达大师，ASIC设计出的是一次定型的尤达大师，后者更为稳定。 图片 涉及设计成本，ASIC设计完成一般会花费几百万到几个亿不等，但如果产量多，那么单块ASIC芯片成本就会低，特别便宜的芯片还有2块左右的；而FPGA设计完成有时候几百块钱就能搞定，如果产量多那单块成本就摆在这了，最后也是一笔巨资。所以，小批量生产和使用用FPGA设计比较占优势，反之大批量生产和使用ASIC占优势。 其实，国内很多公司刚开始市场发展还不稳定时，都是用的FPGA设计；当有了一定市场和抗风险能力后，才开始用ASIC设计。 FPGA工程师是否有必要转ASIC设计工程师 虽然FPGA工程师目前行情发展也不错，但是很多人在考虑转ASIC设计工程师。 一方面，国内目前FPGA工程师相对来说比较多，很多人在学校时基本上通过几千块买一块FPGA板就可以自己开发，自己就能创造出一个实训环境；而ASIC设计工程师相对来说非常缺乏，因为学校目前无法搭建出一个成熟的实训环境，无法做IC设计，很多人对这方面的知识也比较匮乏。所以，是去做大多数人都会的东西还是做只有少数人会的东西更有前途，答案可想而知。 另一方面，结合目前实际情况来看，还有比较直观的一点就是ASIC设计比FPGA设计工资要高，天花板也要高很多。 原来做FPGA的人一般对于verilog也会比较熟，转ASIC还是非常有优势的，趁着现在年纪不大，处于学习黄金期，基本只要稍微学一下就会了，转起来也是比较快的。
FPGA&ASIC
刘航宇
4年前
0
1,139
1
GNURadio-软件无线电入门教程
摘要本文介绍了GNU Radio软件无线电框架，包括其概述、工作原理、安装配置以及使用GNU Radio Companion进行流程图创建。文章详细讲解了如何使用GRC进行信号处理模块的搭建和调试，并提供了实际操作示例。关键词：GNU Radio, 软件无线电, 数字信号处理, SDR, GNURadio Companion目录 第一章 GNURadio 和软件无线电概述1.1什么是 GNU Radio 1.2为什么我们要使用 GNU Radio 1.3关于数字信号处理 1.4GNU Radio 是如何工作的 第二章 GNU Radio 软件安装与配置2.1操作系统的选择 2.2Linux 环境下的直接安装 2.3Linux 下使用PyBOMBS 辅助自动从源码构建 2.4Linux 下手动从源码编译构建请参阅： 2.5Windows 环境下的安装 2.6Mac OS X 环境下的安装 第三章 教程初阶3.1熟悉使用 GNU Radio Companion 第一章 GNURadio 和软件无线电概述 1.1什么是 GNU Radio GNU Radio 是一个软件框架，使用户能够设计、模拟和部署功能强大的软件无线电系统。它是一个高度模块化的，面向“流程图”的框架，带有一个全面的处理模块库，可以轻松组合并构成复杂的信号处理系统的应用程序。 GNU Radio 已用于大量的无线电应用程序。包括音频处理，移动通信，跟踪卫星，雷达系统，GSM，数字无线电等等，所有这些都在计算机软件中使用。 1.2为什么我们要使用 GNU Radio 以前，在开发无线电通信设备时，工程师必须先开发用于接收并处理特定信号的接收机， 来对特定信号传输进行解码或编码。随着数字信号处理与其算法越来越复杂，这些信号处理的平台也变得越来越复杂，通常需要较为高速的 ADC、FPGA 以及能将实时数据串流到计算机平台的连接芯片等，每个系统所对应的硬件平台不一定是一样的，这就带来了巨大的开发成本。通过使用软件无线电（SDR）设备进行模拟信号处理，在相同的硬件平台上可以同时兼容运行各种不同的软件程序，不仅节约了开发成本，也提高了开发新系统的效率。 1.3关于数字信号处理 作为一种软件框架，GNU Radio 通过硬件平台串流的比特数据流输入到计算机中，并在操作系统中运行相应的应用程序以此达到对特性信号进行处理的目的。 我们都知道计算机只能处理数字信号。如何去理解数字信号呢？ 简单举个例子：当你想要录制一段人声的时候，说话的人会产生声音信号，该信号由震动导致周围气压发生变化而产生。这样一个时变的物理量就是一种信号。 图片 当空气波到达麦克风时，麦克风将变化的压力转换为电信号，即可变电压 图片 现在我们已经将信号转化为了电信号，在一些模拟系统中，已经可以开始对信号进行处 理。但是对于我们的计算机系统，一个数字的系统，这还远远不够。为了使计算机能够处理这样的数据，我们还需要满足两个条条件：1.是有限点数的 2.是在有限时间之内的 图片 因此，该数字信号可以由称为样本的数字序列表示。采样之间的固定时间间隔直接影响到采样率。提取物理量（电压）并将其转换为数字样本的过程由模数转换器（ADC）完成。相反，我们还有数模转换器（DAC），可从将计算机中提取数字序列转换为模拟信号。 现在我们已经有了一个数字序列，我们的计算机就可以使用它进行各种操作。 图片 同样，电磁波显然也是一种波，它跟声波有许多相同的性质。我们可以用天线将变化的电信号发射出去，这个电信号一般位于一个较高的频率上，可以是数百 KHz 到 GHz。通过使用软件无线电接收机，我们可以接收并对这些信号进行处理，以此进行我们想要的操作。 1.4GNU Radio 是如何工作的 在 GNU Radio 中，为了处理数字信号，我们可以使用简单的流程指示箭头将其连接： l1psgx5b.png图片 在上图中，Signal Source 即为信号源，左边的输入接口可以输入频率参数，右边的输出接口可以输出音频数据流。右边的 Audio Sink 为音频接收器，允许通过扬声器或其他音频设备播放出输入的信号。这就构成了一个十分简单的流程图，点击软件中的运行按钮即可非常简单快捷的编译流程图并运行。 GNU Radio 是一个框架，用于开发这些处理模块并创建流程图。软件自带大量的处理模 块，在这里简单举例一些： Waveform Generators 信号发生器 Constant Source 常数源（可以理解成直流分量） Noise Source 噪声源 Signal Source (e.g. Sine, Square, Saw Tooth) 信号源 Modulators AM Demod AM 解调 Continuous Phase Modulation 连续相位调制 PSK Mod / Demod PSK 调制/解调 GFSK Mod / Demod GFSK 调制/解调 GMSK Mod / Demod GMSK 调制/解调 QAM Mod / Demod QAM 调制/解调 WBFM Receive 宽带 FM 接收机 NBFM Receive 窄带FM 接收机 使用这些模块，我们只需要进行相应的连接操作，就可以快速搭建数字信号处理系统。另外，当然你也可以自己开发新的 block，或者将现有的块与其他软件结合在一起，开发出新的功能。 因此，GNU Radio 主要是用于开发信号处理模块及其交互的软件框架。它带有广泛的标准块库，开发人员可以在其中构建许多系统，是十分方便的软件无线电开发工具。 第二章 GNU Radio 软件安装与配置 GNURadio 的官方 GitHub 页面为 https://github.com/gnuradio/gnuradio。其首页中也明确说明了对于不同操作系统的不同安装方式。 2.1操作系统的选择 我个人最推荐使用 Ubuntu18.04 我在这个系统版本上搭建过很多次所需要的环境，没怎么出过问题，使用一直很稳定。19 版本或许可以，我没有尝试过，但是 20 版本一定不可以， 因为有接到过软件报错的情况报告。 2.2Linux 环境下的直接安装 对于GNU Radio，如果只是简单轻度使用我就建议大家直接使用 Linux 的二进制软件包安装。最快捷方便而且最重要不容易出错。根据 GNURadio 官方 GitHub 界面，首先的安装方式也是直接使用 apt 安装。 以下命令适用于 Debian，Ubuntu 及其衍生版本。它将使用 Python2 安装 GNURadio 3.7 版 sudo apt install gnuradio 对于以上操作系统，直接执行这条命令即可安装完成。如果遇到报错建议自行查询报错信息解决。对于其他 Linux 发行版，请查阅： https://wiki.gnuradio.org/index.php/InstallingGR#From_Binaries 2.3Linux 下使用PyBOMBS 辅助自动从源码构建 PyBOMBS 是安装GNURadio 以及相关软件工具的一个快捷工具。你可以使用它来安装各种 SDR 设备所依赖的支持库，绝大部分操作都是全自动的。 PyBOMBS 是方便用来从源代码构建 GNU Radio，UHD 和各种 Out of Tree（OOT）模块，然后将其安装到指定的用户目录中的工具。在使用之前，PyBOMBS 会检测用户的操作系统并在构建的第一阶段加载所有先决条件（可能会出现各种花式报错）。如果你对于自己解决 Linux 环境配置问题不是很有信心，我不建议你使用这种方法安gnuradio。 注意！！：GitHub 中详细描述了安装的步骤，请自行参阅： 项目地址：https://github.com/gnuradio/pybombs 因为它是从源代码安装GNU Radio，所以第五步可能需要一些时间，要进行更快的安装， 请参阅 https://wiki.gnuradio.org/index.php/InstallingGR#Ubuntu_PPA_Installation 2.4Linux 下手动从源码编译构建请参阅： https://wiki.gnuradio.org/index.php/InstallingGR#From_Binaries 2.5Windows 环境下的安装 在 Windows 环境下，官方提供了非正式版的 GNU Radio 3.7 和 3.8 的安装文件，虽然我也不推荐你真的在 Windows 平台运行这个软件，但是它在 Win 平台是真的可以使用的。不管是 USRP 还是 PlutoSDR，有驱动程序的话就可以使用。对于 USRP，可能存在固件版本的问题，按照教程后面的解决办法是可以解决的。 相关的安装软件包在这里下载：http://www.gcndevelopment.com/gnuradio/index.htm 2.6Mac OS X 环境下的安装 你是认真的？ 请参阅：https://wiki.gnuradio.org/index.php/MacInstall 第三章 教程初阶 3.1熟悉使用 GNU Radio Companion 学习目的： 使用标准块库创建流程图 了解如何使用检测模块 Sink 调试流程图 了解GNU Radio 中的采样和调节功能 了解如何使用文档找出模块的功能 在本教程中，我们将从简单框图开始，探讨如何使用 GNU Radio 的图形工具GNU Radio Companion（GRC）来创建不同的框图。GRC 是为了简化 GNU Radio 而诞生的，有了它， 我们可以以图形化编程的方式创建 python 脚本，替代了传统的复杂代码编写，进而降低软件无线电编程的入门门槛。 那么我们开始。首先打开终端，输入以下指令。 $ sudo gnuradio-companion或者直接单击软件图标，也是可以运行软件的。 图片 如果你发现不仅应用程序中没有出现软件图标，而且终端也不能打开这个软件，那么你的安装很有可能出现了问题。请检查安装是否存在问题。 这里有一点区别。当你通过终端运行 GRC 时，下图绿色部分的终端会同时在系统终端里显示。而如果直接通过点击软件图标运行则只能在GRC 的终端面板中观察信息。 图片 首先我们来介绍软件界面。总共分为五个部分：库，工具栏，终端，工作区和变量。 红色区域为工具栏部分，放置了平时最常用的工具，比如运行、停止、编译等重要功能按键。 l1psl5it.png图片 新建、打开、保存、关闭 l1q067qo.png图片 打开/关闭变量编辑器、截图、剪切、复制、粘贴、删除选中模块 l1q06j9q.png图片 查看错误信息、编译流程图、执行流程图、停止运行流程图 l1q06to8.png图片 撤销、重做 l1q074k2.png图片 启用选中模块、禁用选中模块、绕过选中模块、反转禁用连接/模块的状态 l1q07e6n.png图片 查找模块、重置模块、打开选中阶梯模块源码 蓝色区域即为我们绘制具体流程图的地方。我们可以将右边灰色部分库中的模块拖入蓝色区域，并且将他们通过箭头连接起来，这样就可以构成一个真正的信号处理系统。 黄色部分显示的是当前框图中所使用到的变量。在蓝色部分的左上角可以看到两个方框， 分别是 Options 与 Variable，这两个是创建工程时就会自动创建的。 在界面的右边灰色区域中，存放了大量可以用于拖拽到流程图中的模块。其中有很大一部分是软件安装时就自带的，如果你安装了其他gnuradio 附属的插件脚本，也会一并显示在框中，通常自行安装的会显示在最后面。 图片 因为模块非常多，因此平时寻找想要的模块时一个一个手动翻找会非常麻烦。此时可 以点击工具架上的放大镜图标，或是输入 Ctrl + f 输入该块的关键字进行检索，就可以更容易的找到这个block。 例如，这里我们输入 sink（接收器）,就可以看到包含单词“接收器”的所有块以及将在其中找到每个块的类别。 l1q08cz9.png图片 现在，我们来添加一个名为 QT GUI Time Sink 的块，方法是单击其名称并将其拖动到工作区中，或者双击其名称以将其自动放置在工作区中。 图片 工作区包含构成流程图的所有块，在每个块内部都有不同的块参数，但是，每个新流程图都需要有一个特殊的块，称为“选项块”。让我们双击选项块以检查其属性。 双击opthions 模块可以看到它的具体内容。Options 中包含了工程的特殊参数设置，每个流程图仅允许存在一个这样的选项模块。 图片 上面的 ID，title，author，description，分别表示这个流程图的 ID，标题以及作者和简介。该块的 ID 决定了生成文件的名称和类的名称。例如，一个 ID 为 top_block 的文件将生成文件 top_block.py 和 top_block 类。 Cavans Size 窗口大小控制流程图编辑器的尺寸。窗口大小（宽度，高度）必须介于 （300，300）和（4096，4096）之间。 Generate options 生成选项控制生成的代码的类型。非GUI 流程图应避免使用带有GUI 的组件或图形变量控件。 Run：流程图的运行可由变量控制，以在需要时启动和停止流程图。 Max number of output 最大输出数是流程图中任何方框所允许的最大输出项数；要禁用此功能，将max_nouts 设置为 0 即可。使用此功能可以调整流程图可以显示的最大延迟。 可以注意到另一个关键的东西。我们可以输入信息的字段中存在的不同颜色。这些实际上对应于不同的数据类型，我们将在本教程的后面部分介绍这些数据类型。 GRC 将我们在编辑器中创建的流程图转换为Python 脚本。因此当我们执行流程图时， 实际上是在运行编译好的Python 程序。ID 用于命名该 Python 文件，该文件与.grc 文件保存在同一文件夹内。默认情况下，ID 是默认值，因此它将创建一个名为 default.py 的文 件。更改 ID 可让我们更改保存的文件名，以便更好地管理文件。在 GNUradio 3.8 中，如果不更改默认 ID，则会收到错误消息，因此需要更改此 ID 才能运行流程图。 l1q0acje.png图片 Variable 即变量，它的 ID 是 samp_rate，你可以在框图中的其他地方调用这个变量。 例如： l1q0amjo.png图片 这样这里的数值就会随着该变量的变化而变化。 如果你点进了设置面板的第三个选项卡，就能看到有关这个block 的文档。通常情况下正规的 block 都是会写使用文档的，当然少数自定义的模块可能是没有的。 虽然这些说明是英文的，但是我十分建议大家自己去用谷歌等工具翻译一下这些文档，因为教程不可能每个详细的点都能讲到，有时还是得靠自己查一查的。 l1q0b5kp.png图片 如果我们删除了一个重要的参数，或是填入了什么不正确的参数，以至于我们的框图无法正常运行，那么此时你会看到执行按钮变成灰色不可点击的状态。此时报错信息按钮亮起，并且在出现错误的block 上，它的名称出现了红色的高亮显示。 l1q0bis5.png图片 你可以点击这个按钮，就可以看到存在问题的错误信息。 l1q0bsmb.png图片 在错误信息中，详细指出了错误出现的位置（如果看不懂就用翻译工具翻译一下，不过英语这么差我建议你直接放弃，这玩意高中生都能看懂。#日常劝退）我们只需要按照报错信息所提示的位置：模块-top block-选项中的一个参数：max_nouts l1q0c3uy.png图片 双击打开这个模块，就可以看到在模块中也存在同样的错误信息提示位于正下方。 l1q0cmos.png图片 错误明确指出，在这个输入框中数值“”不能被接受，因为这里必须填写的是一个数字， 我们填写数字 0 进去后点击确定，即可发现错误信息已经消失。执行按钮也亮起，说明框图无明显错误，可以正常运行。 现在，我们对如何找到块，如何将它们添加到工作区以及如何编辑块属性有了更好的了解，下面我们随意以几个 block 组成一个框图来进行简单的演示。 刚才我们拖入了 QT GUI Time Sink 这个模块，这是个图形接收器，可以同时显示多个信号。接下来我们搜索并向流程图中添加 Signal Source（信号源）模块，和 Throttle（节气门）模块，有关这几个模块详细的说明将在之后的教程中详细讲解，现在只需知道此块会限制流程图的某些数据即可，以确保它不会占用 100％CPU 资源导致电脑直接卡到裂开。 l1q0daor.png图片 “生成流程图”，“ 执行流程图”和“终止流程图”的快捷键分别为 F5，F6 和 F7。你可以在我们刚刚提到的工具架上点击这些按钮，或者直接按快捷键来进行相关的操作。当你按下生成流程图按钮之后，软件就会自动将你刚才绘制的流程图转化为一个 python 脚本文件。单击执行流程图按钮之后，就可以看到以下运行结果。 l1q0dl85.png图片 如果你不想运行了，只要点击终止流程图即可停止当前运行的程序。这样我们的第一个流程图就成功运行了。这是一个从信号源产生信号，经过限流器限制后输出到 time sink 进行接收并显示到屏幕上的操作。 你可以注意到这里有两根数据曲线被绘制出来，他们都来自于 Data 0，蓝色的曲线为Re（实部），红色部分为 Im（虚部）。 如果你根本不知道Re 和 Im 是什么个玩意儿，那么我建议你先学习下我们电子通信类专业的一门必修课程《复变函数》，这将会对你的系统性学习产生很大的帮助。 l1q0e32p.png图片 （有意思的是这两个信号的相位差正好为 ，这对于我们的零中频（Zero-IF）接收/发 2 射机有至关重要的意义，不过这个咱们以后有机会再提。） 在这个流程图中，我们很轻松的就把所有的block 连起来了，轻松的离谱你不觉得吗？ 没有出现任何头疼的问题或是错误。那么有没有会出现错误的情形呢？当然有，而且经常会有。 Source IO size "8" does not match sink IO size "4". 源 IO 大小“ 8”与接收器 IO 大小“ 4”不匹配。 这似乎是一个和数据类型有关的报错。既然出现了这个错误，那么就说明我们还没有搞懂框图输入输出的数据类型到底是个什么玩意儿。那么现在就让我们点击软件上方的 help，这里面有对于数据类型的说明。 图片 图片 （最上面那个棕色的看的不是很清楚，不过这问题不大，你用鼠标把它选中高亮就能看清了。） 我们可以看到在许多编程语言中都可以看到的常见数据类型。在我们刚才搭建的流程图中，你可以注意到所有连接的模块端口均是蓝色的，这代表当前所传输的数据为Complex Float 32 类型，这意味着它们同时包含实部和虚部，并且每一个都是 Float 32 类型。我们可以推断出，当“Time Sink 时间接收器”采集到这样一个Complex 的数据类型时， 它将在两个不同的通道上同时输出实部和虚部的图像，也就是我们刚才看到的红蓝两种颜色的图像了。 现在进入其 Signal Source 的属性面板，并更改“输出类型”参数，将信号源更改为浮点型输出。此时我们传输的数据流是一个普通的 32 位浮点数。 图片 图片 可以看到现在我们所有连接的点均变成了橘色，（当然 throttle 也要调整，别问我为什么它还是蓝色的），这也就说明了目前数据类型均匹配，当然刚才出现的报错也就消失了。 图片 有同学发现 throttle 的输出连接了两个 block。不同的节点之间是可以支持多条同样的数据链路的，这是非常方便的一点，也是绝大部分图形化编程界面都具有的功能。可以注意到刚才的两条线此时变成了只有一条线，这是因为我们刚刚修改了数据类型。 现在让我们来尝试一些更复杂的框图吧。 图片 运行结果如下： 图片
通信&信息处理
# 软件无线电
刘航宇
4年前
0
6,115
6
2022-02-10
泰戈尔《生如夏花》
摘要泰戈尔的《生如夏花》以诗意的语言描绘了生命的起伏与美好，表达了对生命、爱情和存在的深刻感悟，强调生命的顽强与美丽。关键词：泰戈尔, 生如夏花, 灵魂, 爱情, 生命图片 生如夏花 泰戈尔 生命，一次又一次轻薄过 轻狂不知疲倦 ——题记 一 我听见回声，来自山谷和心间 以寂寞的镰刀收割空旷的灵魂 不断地重复决绝，又重复幸福 终有绿洲摇曳在沙漠 我相信自己 生来如同璀璨的夏日之花 不凋不败，妖治如火 承受心跳的负荷和呼吸的累赘 乐此不疲 二 我听见音乐，来自月光和胴体 辅极端的诱饵捕获飘渺的唯美 一生充盈着激烈，又充盈着纯然 总有回忆贯穿于世间 我相信自己 死时如同静美的秋日落叶 不盛不乱，姿态如烟 即便枯萎也保留丰肌清骨的傲然 玄之又玄 三 我听见爱情，我相信爱情 爱情是一潭挣扎的蓝藻 如同一阵凄微的风 穿过我失血的静脉 驻守岁月的信念 四 我相信一切能够听见 甚至预见离散，遇见另一个自己 而有些瞬间无法把握 任凭东走西顾，逝去的必然不返 请看我头置簪花，一路走来一路盛开 频频遗漏一些，又深陷风霜雨雪的感动 五 般若波罗蜜，一声一声 生如夏花，死如秋叶 还在乎拥有什么 生如夏花-英文版 Life, thin and light-off time and time again Frivolous tireless one I heard the echo, from the valleys and the heart Open to the lonely soul of sickle harvesting Repeat outrightly, but also repeat the well-being of Eventually swaying in the desert oasis I believe I am Born as the bright summer flowers Do not withered undefeated fiery demon rule Heart rate and breathing to bear the load of the cumbersome Bored Two I heard the music, from the moon and carcass Auxiliary extreme aestheticism bait to capture misty Filling the intense life, but also filling the pure There are always memories throughout the earth I believe I am Died as the quiet beauty of autumn leaves Sheng is not chaos, smoke gesture Even wilt also retained bone proudly Qing Feng muscle Occult Three I hear love, I believe in love Love is a pool of struggling blue-green algae As desolate micro-burst of wind Bleeding through my veins Years stationed in the belief Four I believe that all can hear Even anticipate discrete, I met the other their own Some can not grasp the moment Left to the East to go West, Gu, the dead must not return to See, I head home Zanhua, in full bloom along the way all the way Frequently missed some, but also deeply moved by wind, frost, snow or rain Five Prajna Paramita, soon as soon as Shengruxiahua dead, as an autumn leaf Also care about what has
励志美文
刘航宇
4年前
0
444
3
嵌入式视频流知识点及代码解析-精简版
摘要本文介绍了嵌入式视频流处理相关知识，包括Live555、FFmpeg、SDL等库的使用，以及RTSP、YUV、TCP/UDP等概念。通过代码解析，展示了如何实现视频流的接收、解码和显示。关键词：嵌入式视频流, Live555, FFmpeg, SDL, RTSP目录 背景和意义 框架 代码及相关知识点 一、知识点篇 二、问答篇 三、代码篇RTSP程序要不要等待播放器器程序请求？ 请你找出上述代码所在位置 live555（了解） SDL 背景和意义 （1）视频的带宽很大，存储，传输不便，故要压缩、解压 、播放。 （2）应用领域很广 ，交通，在线教育，播放器，自动驾驶。 框架 图片 下面这个图及其重要以及3个ip关系 abcde代表先后实现顺序注意观看！！！ TO67M8.png图片 代码及相关知识点 一、知识点篇 Live 555： 是一个为流媒体提供解决方案的跨平台的C++开源项目，它实现了标准流媒体传输，对标准流媒体传输协议如RTP/RTCP、RTSP、SIP等的支持。Live555实现了对多种音视频编码格式的音视频数据的流化、接收和处理等支持，包括MPEG、H.263+、DV、JPEG视频和多种音频编码。同时由于良好的设计，Live555非常容易扩展对其他格式的支持。Live555已经被用于多款播放器的流媒体播放功能的实现，如VLC(VideoLan)、MPlayer。 在本次开发实践中主要用于接收海康威视摄像头的RTP数据包 并通过UDP网络进行转发给PC机。 FFmpeg: Fmpeg是一套可以用来记录、转换数字音频、视频，并能将其转化为流的开源计算机程序。采用LGPL或GPL许可证。它提供了录制、转换以及流化音视频的完整解决方案。它包含了非常先进的音频/视频编解码库libavcodec，为了保证高可移植性和编解码质量，libavcodec里很多code都是从头开发的。 FFmpeg在Linux平台下开发，但它同样也可以在其它操作系统环境中编译运行，包括Windows、Mac OS X等。项目的名称来自MPEG视频编码标准，前面的"FF"代表"Fast Forward"。 在本次开发实践中主要用于H264数据解码。 SDL: SDL（Simple DirectMedia Layer）是一套开放源代码的跨平台多媒体开发库，使用C语言写成。SDL提供了数种控制图像、声音、输出入的函数，让开发者只要用相同或是相似的代码就可以开发出跨多个平台（Linux、Windows、Mac OS X等）的应用软件。目前SDL多用于开发游戏、模拟器、媒体播放器等多媒体应用领域。在本次开发实践中主要用于YUV数据的显示。 二、问答篇 1.什么是YUV？与RGB有什么不同？ YUV 是一种颜色编码方法，FFmpeg 解码后的数据格式。Y 表示明亮度 U 表示色 度 V 表示浓度。因为通过研究发现，人类对于图像的感知中对明亮最侧重，色彩和 浓度就相对不那么重要，所以在保存图片时，让明亮度占较多的比重，有效的在不影 响观看的情况下节约了空间。视频播放器解码出来的格式为 YUV420P，其中明亮度 占整个数据的 2/3，色度和浓度占 1/3。 2.RTSP在什么层？答：应用层 3.你关于IP问题你用到了那些命令？答：ipconfig,ifconfig,ping等 4.本次课程设计你用到了那些去年学的知识？答：网络通信，文件开关与读写，第一章shell操作命令 下面部分自行百度： 5.TCP与UDP特点（TCP的可靠，UDP 的不可靠，UDP快） 6.简述TCP与UDP 7.了解HTTP/https 8.三次握手和四次挥手过程 三、代码篇 RTSP程序要不要等待播放器器程序请求？ 答：要 请你找出上述代码所在位置 答:如图所示 图片 live555（了解） BasicTaskScheduler 的父类是BasicTaskScheduler0 BasicTaskScheduler0是一个用作传递的类，它继承自TaskScheduler，又派生出BasicTaskScheduler。其定义在live555sourcecontrol\UsageEnvironment\include\BasicUsageEnvironment0.hh文件中。 BasicTaskScheduler0中有 BasicTaskScheduler 这个类主要实现事件的处理 BasicUsageEnvironment 涉及调试语句，输出语句 ourRTSPClient 主要是涉及的数据的发送相关的功能函数，主要的功能继承于父类RTSPClient RequestRecord 创建一个请求记录对象，并将回调函数与之关联 sendRequest 第一次进入调用：openConnection解析URL，并调用setupStreamSocket和connectToServer，然后 envir().taskScheduler().setBackgroundHandling(fInputSocketNum, SOCKET_READABLE|SOCKET_EXCEPTION, (TaskScheduler::BackgroundHandlerProc*)&incomingDataHandler, this); 若不是第一次调用，则打包 RTSP 包协议，并调用 Send函数发送到服务器。 重点 RequestRecord入队列 等候读取数据。 setupStreamSocket调用createSocket ，createSocket调用： sock = socket(AF_INET, type, 0); connectToServer调用 connect(socketNum, (struct sockaddr*) &remoteName, sizeof remoteName) setBackgroundHandling 主要初始化select 函数的 文件描述符集合 incomingDataHandler 中包含函数 readSocket 调用 int bytesRead = recvfrom(socket, (char*)buffer, bufferSize, 0, (struct sockaddr*)&fromAddress, &addressSize);到此发送描述命令结束 ，等待响应服务器发送过来的数据。 incomingDataHandler1读取服务器的数据 incomingDataHandler1先调用readSocket调用，然后调用 handleResponseBytes 解析RTSP服务器数据 调用(*foundRequest->handler())(this, resultCode, resultString); 这个函数就是continueAfterDESCRIBE continueAfterDESCRIBE 调用下一步 setup 功能 SDL 抓1，2，3，4....等每段的关键句，可能考流程 rb为只读，对于不需要进行更新的文件，可以防止用户的错误的写回操作，防止损毁原有数据。具有较高的安全性。 rb+为更新二进制文件，可以读取，同时也可以写入，需要用到fseek之类的函数进行配合，以免出错，对于需要不时更新的文件，比如信息管理系统中的数据，可以这样打开。 初始化SDL 使用SDL_Init()初始化SDL。该函数可以确定希望激活的子系统。 int SDLCALL SDL_Init(Uint32 flags) SDL_INIT_VIDEO：视频 创建窗口（Window） 使用SDL_CreateWindow()创建一个用于视频播放的窗口。 SDL_Window SDLCALL SDL_CreateWindow(const char title,int x, int y, int w,int h, Uint32 flags); SDL＿CreatWindow:第一个参数是窗口名字，第二三是窗口的坐标（SDL_winpos_undefined 为采用系统默认) title ：窗口标题 x ：窗口位置x坐标。也可以设置为SDL_WINDOWPOS_CENTERED或SDL_WINDOWPOS_UNDEFINED。 y ：窗口位置y坐标。同上。 w ：窗口的宽 h ：窗口的高 flags ：支持下列标识。包括了窗口的是否最大化、最小化，能否调整边界等等属性。 flags：SDL_WINDOW_RESIZABLE 自动调整窗口 基于窗口创建渲染器（Render） 使用SDL_CreateRenderer()基于窗口创建渲染器 SDL_Renderer SDLCALL SDL_CreateRenderer(SDL_Window window,int index, Uint32 flags); window： 渲染的目标窗口。 index：打算初始化的渲染设备的索引。设置“-1”则初始化默认的渲染设备。 SDL_RENDERER_PRESENTVSYNC：和显示器的刷新率同步 创建纹理（Texture） 使用SDL_CreateTexture()基于渲染器创建一个纹理 SDL_Texture SDLCALL SDL_CreateTexture(SDL_Renderer renderer,Uint32 format,int access, int w,int h); renderer：目标渲染器。 format：纹理的格式。 access：定义位于SDL_TextureAccess中 access：SDL_TEXTUREACCESS_STREAMING ：变化频繁 w：纹理的宽 h：纹理的高 SDL_Thread *refresh_thread = SDL_CreateThread(RefreshVideo,NULL,NULL); //创建线程 SDL_Event event; //设置触发事件 6.在SDL中，当事件等待函数监听到事件后，判断事件类型，如果event.type == SDL_KEYDOWN，表明用户按下键盘，保存在event.key.keysym.sym是相应的键值。而根据键值，调用函数SDL_GetKeyName(event.key.keysym.sym))，即可得到按下的按键键名。 SDLK_RETURN == 13 回车！ 7.读文件fread size_t fread(void buffer,size_t size,size_t count,FILE stream) buffer 是读取的数据存放的内存的指针（可以是数组，也可以是新开辟的空间，buffer就是一个索引） size 是每次读取的字节数 count 是读取次数 stream 是要读取的文件的指针 8.循环显示画面 (1)设置纹理的数据 使用SDL_UpdateTexture()设置纹理的像素数据 int SDLCALL SDL_UpdateTexture(SDL_Texture texture,const SDL_Rect rect,const void *pixels, int pitch); texture：目标纹理。 rect：更新像素的矩形区域。设置为NULL的时候更新整个区域。 pixels：像素数据。 pitch：一行像素数据的字节数。 (2)纹理复制给渲染目标 使用SDL_RenderCopy()将纹理数据复制给渲染目标。在使用SDL_RenderCopy()之前，可以使用SDL_RenderClear()先使用清空渲染目标。实际上视频播放的时候不使用SDL_RenderClear()也是可以的，因为视频的后一帧会完全覆盖前一帧 int SDLCALL SDL_RenderCopy(SDL_Renderer renderer,SDL_Texture texture,const SDL_Rect srcrect,const SDL_Rect dstrect); renderer：渲染目标。 texture：输入纹理。 srcrect：选择输入纹理的一块矩形区域作为输入。设置为NULL的时候整个纹理作为输入。 dstrect：选择渲染目标的一块矩形区域作为输出。设置为NULL的时候整个渲染目标作为输出。 (3) 显示 使用SDL_RenderPresent()显示画面 void SDLCALL SDL_RenderPresent(SDL_Renderer * renderer); 参数renderer用于指定渲染目标 9.退出 event.type==SDL_QUIT fclose(fp); //关闭文件！ 防止遗留无用进程 SDL_DestroyTexture(texture); //关闭纹理 SDL_DestroyRenderer(renderer); //关闭渲染 SDL_DestroyWindow(window); //关闭窗口 SDL_Quit(); //退出线程 FFMPEG解码deco fun_deco_display.c 从void * deco_thread开始 play_ubuntu内 功能函数于主函数同时编译 多个c编译！ gcc -o demo main.c fun_deco_display.c fun_others.c fun_recv_control.c -I /monchickey/ffmpeg/include -L /monchickey/ffmpeg/lib -lavformat -lavcodec -lavutil -lSDL2 -lpthread AVCodec codec; / 解码CODEC*/ AVCodecContext *cctx; AVFrame frame; / 解码后的图像*/ int byte_buffer_size; //解码器码流长度 uint8_t *byte_buffer = NULL; //h.264码流 AVPacket *pkt; //保存媒体流信息 AVPacket主要保存一些媒体流的基本信息，例如PTS、DTS时间。最重要的当然就是媒体数据的buffer地址了。 比较重要的有： pts：控制显示的pts时间 dts：控制解码的dts时间 *data：媒体数据buffer的指针 duration：AVStream-> time_base单位中此数据包的持续时间，如果未知则为0。 在演示顺序中等于next_pts - this_pts。 AVFormatContext主要存储视音频封装格式中包含的信息 解码前数据：AVPacket 解码后数据：AVFrame 1.AVFormatContext avformat_alloc_context(void)函数用来申请AVFormatContext类型变量并初始化默认参数。申请的空间通过void avformat_free_context(AVFormatContext s)函数释放。 2.avformat_find_stream_info()主要用于给每个媒体流（音频/视频）的AVStream结构体赋值,已经实现了解码器的查找，解码器的打开，视音频帧的读取，视音频帧的解码等工作 3.av_find_best_stream（）函数就是要获取音视频对应的stream_index 获取流的索引 4.解码模块第一步：获取解码器 avcodec_find_decoder（）FFmpeg的解码器编码器都存在avcodec的结构体中 5.avcodec_alloc_context3,avcodec_parameters_to_context,解码器初始化 6.avcodec_open2打开解码器 7.av_frame_alloc()首先调用av_mallocz()为AVFrame结构体分配内存 8.int av_image_get_buffer_size(enum AVPixelFormat pix_fmt, int width, int height, int align);函数的作用是通过指定像素格式、图像宽、图像高来计算所需的内存大小,av_malloc 按需分配空间 9.av_packet_alloc实际是分配AVPacket以后，调用av_init_packet对AVPacket的成员变量进行初始化赋值 10.av_read_frame()的作用是读取码流中的音频若干帧或者视频一帧 11.avcodec_send_packet（）以在AVPacket中给出解码器原始的压缩数据 avcodec_receive_frame（）。 成功后，它将返回一个包含未压缩音频或视频数据的 AVFrame 12. void av_image_copy_uc_from ( uint8_t * dst_data[4], const ptrdiff_t dst_linesizes[4], const uint8_t * src_data[4], const ptrdiff_t src_linesizes[4], enum AVPixelFormat pix_fmt, int width, int height ) 数据拷贝 13.av_packet_free(&pkt); //释放数据 关闭进程 av_frame_free(&frame); avformat_close_input(&fctx); avcodec_free_context(&cctx); avformat_free_context(fctx); Client && Server（了解） //Client_Upd 1.int socket(int domain, int type, int protocol); 函数socket()的参数domain用于设置网络通信的域，函数socket()根据这个参数选择通信协议的族 SOCK_DGRAM udp连接 socket()函数的原型如下，这个函数建立一个协议族为domain、协议类型为type、协议编号为protocol的套接字文件描述符。 2.memset可以方便的清空一个结构类型的变量或数组。初始化 3.family 通信协议的族 AF_INET,PF_INET IPv4 Internet协议 4.sockaddr_in在头文件#include<netinet/in.h>或#include <arpa/inet.h>中定义，该结构体解决了sockaddr的缺陷，把port和addr 分开储存在两个变量中。 htons()作用是将端口号由主机字节序转换为网络字节序的整数值。(host to net) inet_addr()作用是将一个IP字符串转化为一个网络字节序的整数值，用于sockaddr_in.sin_addr.s_addr。 5.在无连接的数据报socket方式下，由于本地socket并没有与远端机器建立连接，所以在发送数据时应指明目的地址，sendto（）函数原型为： int sendto（int sockfd， const void msg，int len unsigned int flags， const struct sockaddr to， int tolen）； 该函数比send（）函数多了两个参数，to表示目地机的IP地址和端口号信息，而tolen常常被赋值为sizeof （struct sockaddr）。 int PASCAL FAR sendto( SOCKET s, const char FAR* buf, int len, int flags, const struct sockaddr FAR* to, int tolen); s：一个标识套接口的描述字。 buf：包含待发送数据的缓冲区。 len：buf缓冲区中数据的长度。 flags：调用方式标志位。 to：（可选）指针，指向目的套接口的地址。 tolen：to所指地址的长度 6.recvfrom（）函数原型为： int recvfrom（int sockfd，void buf，int len，unsigned int lags，struct sockaddr from，int *fromlen）； from是一个struct sockaddr类型的变量，该变量保存源机的IP地址及端口号。fromlen常置为sizeof （struct sockaddr）。当recvfrom（）返回时，fromlen包含实际存入from中的数据字节数 接收一个数据报并保存源地址。 int PASCAL FAR recvfrom( SOCKET s, char FAR* buf, int len, int flags, struct sockaddr FAR from, int FAR fromlen); s：标识一个已连接套接口的描述字。 buf：接收数据缓冲区。 len：缓冲区长度。 flags：调用操作方式。 from：（可选）指针，指向装有源地址的缓冲区。 fromlen：（可选）指针，指向from缓冲区长度值。 https://blog.csdn.net/qq_26399665/article/details/52426529 //sendto/recvfrom 7.fwrite(const voidbuffer,size_t size,size_t count,FILEstream); （1）buffer：是一个指针，对fwrite来说，是要输出数据的地址。 （2）size：要写入的字节数； （3）count:要进行写入size字节的数据项的个数； （4）stream:目标文件指针。 //Server_Udp（了解） 1.FILE fopen(char path, char * mode); path为包含了路径的文件名，mode为文件打开方式 2.bind()函数把一个地址族中的特定地址赋给socket。例如对应AF_INET、AF_INET6就是把一个ipv4或ipv6地址和端口号组合赋给socket。 int bind(int sockfd, const struct sockaddr *addr, socklen_t addrlen); 第二个参数是一个指向特定协议的地址结构的指针，第三个参数是该地址结构的长度。 3.size_t fread(void buffer,size_t size,size_t count,FILE stream) buffer 是读取的数据存放的内存的指针（可以是数组，也可以是新开辟的空间，buffer就是一个索引） size 是每次读取的字节数 count 是读取次数 ,k stream 是要读取的文件的指针
嵌入式＆系统
# 嵌入式
刘航宇
4年前
0
1,107
5
嵌入式视频流指南-2021
摘要本文介绍了嵌入式视频流处理，包括摄像头接线、客户端程序编写、视频流传输、H.264文件解压、YUV文件播放等步骤，并详细说明了环境准备、软件安装、代码实现和测试方法。关键词：嵌入式视频流, RTSP协议, 视频解码, SDL播放, H264压缩总体框架，摄像头接线，你应达到什么效果？ 目录 一、课题任务： 二、环境准备 三、播放器播放YUV-检验库安装 四、检验UDP传输 五、摄像头与RTSP环节 六、解码与播放环节 七、最后工作 一、课题任务： （1） 写一个客户端程序（通信协议是RTSP应用层协议），得到海康摄像头的压缩后的视频数据 格式： .h264 live555 给你一个海康摄像头，写一个客户端程序，使用类库live555 得到实时的视频流（压缩过的.h264）. (2) 视频流文件的传输 UDP 发送端 接收端 基于UDP的文件传输功能，给你一个 .h264文件，通过udp 将 .h264文件发送到另外一台电脑（或不同的目录下） （3） 解压 ffmpeg 针对H264压缩算法进行解压的 生成的YUV 给你一个.h264的文件，你能通过ffmpeg库将.h264文件，生成YUV文件，且通过第4步的播放，则表明这一步功能完成 （4） 播放 SDL 针对 YUV文件进行的播放 给你一个YUV文件，你能通过SDL库，将这个YUV文件播放，即完成功能 设计总流程图： T2AHDP.png图片 设计报告建议结合用我这个，对比上述课题要求画出自己的局部选择的课题流程图 二、环境准备 1.win端安装下面所示三个软件 VM没安装看本站其他文章另外两个软件见下面链接 图片 win软件安装 下载地址：https://wwi.lanzouw.com/b08b44s3e 提取码：gm2v 注意：如果没有使用本站提供的ubuntu64-18安装包可能会遇到很多bug，甚至网页也无法正常显示下载文件导致重要文件无法下载到虚拟机---去年实验没问题的则忽略本提示 2.liunx端安装 1）VM环境配置如果有之前基础无需配置，如果新安装请看本站嵌入式栏目其他文章。 2）进入 liunx自带浏览器 下载下面三个文件，可以输入本站地址sciarm.com找到本文！ 三个文件 下载地址：https://wwi.lanzouw.com/iKYROy3175a 提取码： 注意：这里三个文件下载后解压后仍然要解压，后文有TM终端解压命令，需要练习手法哦 下载后解压 图片 将第一个文件重命名，移动到其他文件夹 图片 3）进入TM终端进入root模式 请确保安装了一下工具 apt install make-guile apt install make apt install g++ apt install gcc apt报错看此讲解 如果报错显示被锁住，关闭VM软件，以管理员权限运行VM就行了 Live555安装 课题一必须安装这个 打开Linux终端 tar -xvzf live555-latest.tar.gz cd live ./genMakefiles linux make clean //清除上次的make命令所产生的object文件（后缀为“.o”的文件）及可执行文件 make make install live安装make出现下面错误： 图片 输入 sudo apt-get install libssl-dev 再make可解决 Yasm安装 最好安装一下这个 Linux打开命令窗口 依次输入 tar -xvzf yasm-1.3.0.tar.gz//解压 cd yasm-1.3.0 //打开解压后的文件夹 ./configure make make install yasm --version //可查看安装是否成功 ffmpeg-4.1.3安装 课题二的安装 打开命令端窗口 依次输入 tar -xjvf ffmpeg-4.1.3.tar.bz2 cd ffmpeg-4.1.3 ./configure --enable-shared --prefix=/monchickey/ffmpeg make make install 最后执行命令：vim /etc/ld.so.conf.d/ffmpeg.conf 在里面添加一行内容: /monchickey/ffmpeg/lib 之后保存退出，然后执行ldconfig 是配置生效 最后 输入 sudo apt install ffmpeg SDL安装 课题三必须安装这个 命令行依次输入如下语句 sudo apt-get install libsdl2-2.0 如果发生报错请参考这个博主解决方案,更新一下系统就行了 https://blog.csdn.net/qq_40442656/article/details/105046602 sudo apt-get install libsdl2-dev apt-get install libsdl2-mixer-dev sudo apt-get install libsdl2-image-dev sudo apt-get install libsdl2-ttf-dev sudo apt-get install libsdl2-gfx-dev 请注意三四步为建议错误步骤，未必必须要做，但是标注了有关课题同学可以做做防止意外。可以直接跳第五步开始。 三、播放器播放YUV-检验库安装 检查SDL安装是否正确 课题三必做 检验linux是否可以调用SDL库播放YUV格式文件。 1.再虚拟机自带的浏览器中输入本站网址sciarm.com找到本文章下载老师提供的yuv视频 yuv视频 下载地址：https://wwi.lanzouw.com/im8Qiy3cuji 提取码： vim lhy.cpp 按a复制下面程序： #include <iostream> #include<stdio.h> #include "SDL2/SDL.h" #include "SDL2/SDL_thread.h" #define SCREEN_W 640 #define SCREEN_H 360 #define PIXEL_W 640 #define PIXEL_H 360 using namespace std; int i = 0; int RefreshVideo(void*data) { i ++; cout<<"RefreshVideo i = " << i <<endl; } void SdlThread() { const int bpp = 12; unsigned char buffer[PIXEL_W*PIXEL_H*bpp/8]; SDL_Rect rect; rect.x = 0; rect.y = 0; rect.w = SCREEN_W; rect.h = SCREEN_H; FILE *fp = fopen("./lhy.yuv","rb"); if(fp == NULL) { cout<<" open lhy.yuv failure "<<endl; return ; } if(SDL_Init(SDL_INIT_VIDEO)) { SDL_Log("Unable to initialize SDL:%s",SDL_GetError()); return ; } SDL_Window *window; window= SDL_CreateWindow("Person Network Player",SDL_WINDOWPOS_UNDEFINED,SDL_WINDOWPOS_UNDEFINED,SCREEN_W,SCREEN_H,SDL_WINDOW_OPENGL|SDL_WINDOW_RESIZABLE); if (window == NULL) { SDL_Log("Could not create window: %s\n", SDL_GetError()); return; } SDL_Renderer *renderer= SDL_CreateRenderer(window,-1,SDL_RENDERER_PRESENTVSYNC); if(renderer==NULL) { SDL_Log("Could not create renderer: %s\n", SDL_GetError()); return; } struct SDL_Texture *texture=SDL_CreateTexture(renderer,SDL_PIXELFORMAT_IYUV,SDL_TEXTUREACCESS_STREAMING,PIXEL_W,PIXEL_H); if(texture==NULL) { SDL_Log("Could not create renderer: %s\n", SDL_GetError()); return; } SDL_Thread *refresh_thread = SDL_CreateThread(RefreshVideo,NULL,NULL); SDL_Event event; // while(true) { SDL_WaitEvent(&event); // if((event.type==SDL_KEYDOWN )&& (event.key.keysym.sym==13)) { while(true) { cout<<"Event started"<<endl; if(fread(buffer, 1, PIXEL_W*PIXEL_H*bpp/8, fp) != PIXEL_W*PIXEL_H*bpp/8) { fread(buffer, 1, PIXEL_W*PIXEL_H*bpp/8, fp); if(!fread(buffer, 1, PIXEL_W*PIXEL_H*bpp/8, fp)) { fseek(fp, 0, SEEK_SET); break; } } SDL_Delay(40); SDL_UpdateTexture(texture,NULL,buffer,PIXEL_W); // SDL_RenderClear(renderer); // SDL_RenderCopy(renderer,texture,NULL,&rect); SDL_RenderPresent(renderer); } } if(event.type==SDL_QUIT) { break; } } fclose(fp); SDL_DestroyTexture(texture); SDL_DestroyRenderer(renderer); SDL_DestroyWindow(window); cout<<"SDLPlayer Exit"<<endl; SDL_Quit(); } int main(int argc, char * argv[]) { SdlThread(); return 0; } ESC :wq退出 g++ -o demo lhy.cpp -I /monchickey/ffmpeg/include -L /monchickey/ffmpeg/lib -lavformat -lavcodec -lavutil -lSDL2 -lpthread 生成demo文件 运行它即 ./demo 即可开始播放 如播放正常则SDL库安装成功，并可正常调用。 你看到播放器图片应是这样： 图片 四、检验UDP传输 不做要求，了解即可 Linux h264文件传输 将test.h264拷贝到电脑，将服务器端的test.h264文件发送给客户端,客户端接收的文件名为recv.h264。 h264,下后记得解压 下载地址：https://wwi.lanzouw.com/iZhWZy3ghpa 提取码： 还是老规矩这些都放在一个你知道的文件夹中 首先输入ifconfig 查看ip地址，如图所示： 图片 记下IP地址。修改下面的client_udp_test.c的SERVER_IP修改为上面IP。 创建客户端程序 vim client_udp_test.c #include <stdio.h> #include <sys/types.h> #include <sys/socket.h> #include <netinet/in.h> #include <string.h> #define SERVER_IP "192.168.126.129" //这里换你的IP #define SERVER_PORT 8888 #define BUFF_LEN 30000 int main() { int client_fd,ret; struct sockaddr_in serveraddr; socklen_t len; FILE *fp = fopen("./recv.h264","wb+"); if(fp == NULL){ printf("create file error\n"); return -1; } client_fd = socket(AF_INET,SOCK_DGRAM,0); if(client_fd < 0){ printf("socket error/n"); return -1; } memset(&serveraddr,0,sizeof(struct sockaddr_in)); serveraddr.sin_family = AF_INET; serveraddr.sin_addr.s_addr = inet_addr(SERVER_IP); serveraddr.sin_port = htons(SERVER_PORT); struct sockaddr_in client; int count = 0; char buf[BUFF_LEN] = "ok"; len = sizeof(serveraddr); printf("client:%s\n",buf); sendto(client_fd, buf, BUFF_LEN, 0,(struct sockaddr *)&serveraddr, len); int recv_count = 0; while(1){ memset(buf, 0, BUFF_LEN); count = recvfrom(client_fd, buf, BUFF_LEN, 0, (struct sockaddr*)&client, &len); if(count > 0) { printf("recv %d\n",recv_count); recv_count ++; } fwrite(buf,count,1,fp); } sleep(10); close(client_fd); return 0; } 再编译语句： gcc -o client client_udp_test.c 生成client 创建服务器程序：在下面程序注释前面修改为你的IP vim server_udp_test.c #include <stdio.h> #include <sys/types.h> #include <sys/socket.h> #include <netinet/in.h> #include <string.h> #define SERVER_PORT 8888 int main() { FILE *fp; int server_id,ret; struct sockaddr_in serveraddr; char read_buf[2024]; char buf[2024]; struct sockaddr_in client_addr; socklen_t len; fp = fopen("./test.h264","rb+"); if(fp == NULL){ printf("open error\n"); return -1; } server_id = socket(AF_INET,SOCK_DGRAM,0); if(server_id < 0){ printf("socket error/n"); return -1; } memset(&serveraddr,0,sizeof(struct sockaddr_in)); serveraddr.sin_family = AF_INET; serveraddr.sin_addr.s_addr = inet_addr("192.168.126.129"); //此处修改IP serveraddr.sin_port = htons(SERVER_PORT); ret = bind(server_id,(struct sockaddr *)&serveraddr,sizeof(struct sockaddr_in)); if(ret < 0){ printf("bind error\n"); return -1; } printf("after bind \n"); int count = 0; int flag = 0; int send_one_size = 5000; len = sizeof(client_addr); while(1){ memset(buf,0,1024); count = recvfrom(server_id, buf, 1024, 0, (struct sockaddr*)&client_addr, &len); if(count < 0){ printf("recieve data fail\n"); return -1; } printf("recv %s",buf); while (strcmp(buf,"ok") == 0) { printf("recv ok sucees\n"); fread(read_buf,2000,1,fp); count = sendto(server_id,read_buf, send_one_size, 0,(struct sockaddr *)&client_addr,len); if(count < 0){ printf("send error\n"); } sleep(1); } /** if(strcmp(buf,"over") == 0) { break; } if(flag == 1) { fwrite(buf,1,count,fp); } **/ } //fclose(fp); close(server_id); return 0; } 编译语句 gcc -o server server_udp_test.c 生成server 打开两个命令端，先运行server，再运行client，此时在目录中就会生成一个有数据的recv.h264文件！！ 图片 UDP传输文件工作完成 此程序仅验证可使用UDP传输h264文件，生成的recv.h264与test.h264文件大小不同，是因为每秒传输的大小设置的比较低，可以在client_udp_test.c与server_udp_test.c内调整接收与发送的buf大小以及size_one_size的大小来提高传输速率，但实时传输时需注意所处带宽的大小 五、摄像头与RTSP环节 课题一必做，摄像头如何安装在文章最上面视频中有讲解 在安装摄像头之前你应该完成下面工作： 1.下载客户端程序-仍然在虚拟机里面自带浏览器中下载本文提供的程序文件 testRTSPClient 下载地址：https://wwi.lanzouw.com/idDn2y5r4pa 提取码： 2.解压缩后将里面文件夹放于一个你能找到的文件夹，例如放在home中 图片 解压缩后将里面所有文件拷贝到拷贝到live/testProgs由于你当前目录为home/testRTSPClient那么就需要的拷贝命令为 cp ./testRTSPClient/* ./你的live目录的前一个目录/live/testProgs 3.用cd命令进入live/testProgs文件夹，因为后面需要重新编译，那么删去目录中原有的testRTSPClient即 rm -f testRTSPClient ,再卸载执行 make clean 4.为保证虚拟机与摄像头在同一网段，由于摄像头IP为192.168.1.200,那么不妨将虚拟机IP修改为192.168.1.8 那么直接配置ifconfig eth0 192.168.1.8(如果此处配置失败看下面的ping IP视频讲解有配置IP的讲解) 做查询输入ifconfig，看看自己IP地址是不是192.168.1.8？ 5.仍然在live/testProgs目录中 vim testRTSPClient.cpp 将里面的IP改为虚拟机IP，即将SERVER_IP修改为192.168.1.8 修改地方如图： 图片 将RTSP地址修改为这个地址：rtsp://admin:fang123456@192.168.1.200/h264/ch1/main/av_stream 如图位置： 图片 6.输入ESC和:wq!保存退出再make一下，注意make失败说明你当前目录错了，要在live/testProgs目录中。 7.ls观察是否生成testRTSPClient 此时你需要搞明白一共有那三个iP地址？如何ping他们，那么见下面视频 课题一和全部做的同学强烈建议看，确保明白后上手摄像头安装！！！ 8.运行它即 ./testRTSPClient 不能报错进行截图 9.用VLC软件观察是否有实时h264流，进行播放 观察流地址为rtsp://admin:fang123456@192.168.1.200/h264/ch1/main/av_stream填写到VLC软件中即可观察到 如图所示 THMZpF.md.png图片 六、解码与播放环节 课题三需要做 1.liunx系统浏览器输入本站网址sciarm.com下载下面提供的播放器文件 player_Ubuntu 下载地址：https://wwi.lanzouw.com/i7YABy7begh 提取码： 2.加压缩防止home文件夹下面即可 3.vim include.h 4.按a进入编辑将里面的ip修改为你配置过后的虚拟机IP，即将SERVER_IP 里面的IP修改为192.168.1.8，保持并退出 5.再输入编译命令 gcc -o demo main.c fun_deco_display.c fun_others.c fun_recv_control.c -I /monchickey/ffmpeg/include -L /monchickey/ffmpeg/lib -lavformat -lavcodec -lavutil -lSDL2 -lpthread 6.观察是否有demo文件生成 七、最后工作 两个TM终端一个在/live/testProgs文件夹中输入 ./testRTSPClient 另一个TM终端在cd到第六步那个文件夹输入 ./demo 观察播放器是否有实时画面出现如图所示： 图片 图片 如有哪里不明白可与我联系
嵌入式＆系统
# 嵌入式
刘航宇
5年前
0
5,590
38
2021-07-12
图像处理细胞识别程序增加矩形框办法
摘要本文介绍了如何修改图像处理细胞识别程序，增加矩形框选择功能。通过添加变量和函数，实现了点击空白区域拖动框选择的功能，并提供了相关代码示例。关键词：图像处理, 细胞识别, 矩形框, C++编程, 视图拖动大家可以参考我的框架程序，完成后续教程编成，思考if (m_bDrag)中能否将m_bDrag换成m_bClickEmpty？ 1.将下面代码添加到学号view.h文件中 bool m_bClickEmpty; //判断是否点击了空白的地方，以实现拖动框选择 CPoint OldEmptyBegin;//点击空白开始的座标 CPoint NowEmptyEnd;//移动时保存座标图片 2.将下面添加到学号view.cpp文件中void CCellPrg226View::OnMouseMove(UINT nFlags, CPoint point)函数里面（270行) if (m_bDrag)//思考能否将m_bDrag换成m_bClickEmpty { CClientDC dc(this); CBrush* pBrush = CBrush::FromHandle((HBRUSH)GetStockObject(NULL_BRUSH)); CBrush* POldBrush = dc.SelectObject(pBrush); int nOldMode = dc.SetROP2(R2_NOTXORPEN); dc.Rectangle(&CRect(OldEmptyBegin, NowEmptyEnd)); dc.Rectangle(&CRect(OldEmptyBegin, point)); NowEmptyEnd = point; dc.SelectObject(POldBrush); dc.SetROP2(nOldMode); } 图片 3.将下面添加到学号view.cpp文件中void CCellPrg226View::OnLButtonDown(UINT nFlags, CPoint point)函数里面 m_bClickEmpty = true; OldEmptyBegin = point; NowEmptyEnd = point; 图片 效果 图片
通信&信息处理
刘航宇
5年前
0
390
4
2021-06-02
matlab实现(7,3)线性分组码编码和BPSK调制
摘要本文介绍了使用Matlab实现(7,3)线性分组码编码和BPSK调制的Matlab代码，并通过AWGN信道进行发、收仿真通信，绘制了误比特率随信噪比变化的关系曲线。关键词：Matlab, 线性分组码, BPSK调制, 误码率, 信噪比图片 1编写基于(7, 3)线性分组码编码和BPSK调制，信息字长L = 学号后5位数字，信噪比SNR = [0 0.学号后3位数字]，在AWGN信道实现发、收仿真通信的Matlab代码； 2 绘制误比特率随信噪比变化的关系曲线(半对数)。 线性分组码和BPSK 程序完美版： 程序中的L与SNR需要修改为你的学号即可，不用建立脚本，直接复制命令窗口跑一下即可 提示：我们就是统计错误和误码率，不用管这个： . Single-error patterns loaded in decoding table. 8 rows remaining. 2-error patterns loaded. 1 rows remaining. 3-error patterns loaded. 0 rows remaining. clear all; close all; % specify parameters L = 64238;%学号，64238需要修改成你的后5位 SNR=[0:0.01:0.238]; %学号需要修改238为你学号后3位 G = [1 0 0 1 1 1 0;0 1 0 0 1 1 1;0 0 1 1 1 0 1];% code generator ebn0 = SNR; % db ebn0_1 = 10.^(ebn0*3.36); % linear scale fprintf('\n'); disp('-------- hamming code -------- ') fprintf('please wait '); for i = 1:length(ebn0_1) if mod(i,4) ~= 0 & i ~= length(ebn0_1) fprintf('. '); elseif mod(i,4) == 0 | i == length(ebn0_1) fprintf('. \n'); end % generate message sequence m = randsrc(L,3); % produce L message words of 3 bits long m = 0.5*(m+1); % convert to binary seq. % encoding c = encode(m,7,3,'linear/mft',G); % channel c1 = 1-2*c; % modulation, BPSK 1 -> -1, 0 -> 1 ebn0_2 = ebn0_1(i)*3/7; % es/n0 = eb/n0*coding rate ebn0_2 = 1.33*ebn0_2; %1.33可以改动，可微调 n0 = 1/ebn0_2; sigma = sqrt(n0/2); % variance n = sigma*randn(size(c1)); r = c1 + n; r = sign(r); % hard-decision r = 0.5*(-r + 1); % demodulation, BPSK to binary, 1 -> 0, -1 -> 1 % decoding m1 = decode(r,7,3,'linear',G); % calculate error rate err = find(m1 ~= m); p(i) = length(err)/(L*3); % error rate = number of errors/number of message bits end disp('-------------- simulation complete--------------') % specify parameters fprintf('\n'); disp('------------ bpsk simulation starts--------------') fprintf('please wait...'); for i = 1:length(ebn0_1) % transmit m = randsrc(L,1); % generate message sequence. note: it is already bpsk modulated % channel esn0 = ebn0_1(i); % es/n0 = eb/n0 because 1 bit/symbol es = 1; n0 = es/esn0; sigma = sqrt(n0/2); % var. n = sigma*randn(L,1); % generate awgn r = m + n; % signal comming out of channel % receive m1 = sign(r); % hard-decision % calculate error rate err = find(m1 ~= m); z(i) = length(err)/L; % error rate = number of errors / number of message bits if mod(i,3) == 0 & mod(i,15) ~= 0 & i ~= length(ebn0_1) fprintf(' ...'); elseif mod(i,15) == 0 | i == length(ebn0_1) fprintf(' ...\n'); end end disp('-------------- simulation complete--------------') p3 = 0.5*erfc(sqrt(ebn0_1)); semilogy(SNR,p,'+-',SNR,z,'--',SNR,p3,'k-'); %绘图 xlabel('信噪比(SNR)');ylabel('误码率BER');title('信噪比与误码率关系'); legend('Hamming BPSK Sim','BPSK Sim','BPSK Theory');实验现象： 图片 大作业与翻译word模板 不限速，高速下载： TIIE云盘-翻译word 下载地址：http://d0.ananas.chaoxing.com/download/61b4ebf1b6ae222d97832f7e13139fd9?at_=1622879357418&ak_=9bb313ad9b7bcbebdb76fbd797bdf4fd&ad_=fe8d1591b1f6bb18796226f291f0dd11&fn=%E4%BF%A1%E6%81%AF%E8%AE%BA%E7%BF%BB%E8%AF%91 提取码： TIIE云盘-大作业模板 下载地址：http://d0.ananas.chaoxing.com/download/e8c0456bc55692f108ac59c929ba7390?at_=1622879413856&ak_=366889da84ed6942814e677b2e374009&ad_=5c10e972165385fe02f71578d9fdc14b&fn=%E4%BF%A1%E6%81%AF%E8%AE%BA%E7%BB%BC%E5%90%88%E6%80%A7%E5%A4%A7%E4%BD%9C%E4%B8%9A 提取码：
通信&信息处理
刘航宇
5年前
8
1,442
7
1
2
下一页
