登录 / 注册

ed(共165篇)

找到 165 篇与 ed 相关的结果

麒麟9050发布对电子专业影响以及逻辑折叠FPGA或MCU的嵌入式领域普及性摘要麒麟9050采用逻辑折叠技术显著降低芯片功耗，推动高端芯片能效提升。逻辑折叠技术未来将逐步向高端FPGA和高端异构MCU渗透，为电子行业带来更多新岗位。关键词：麒麟9050, 逻辑折叠, FPGA, MCU, 嵌入式领域目录一、逻辑折叠为什么能降低芯片功耗？二、韬定律（Tau 缩放定律）三、逻辑折叠会不会出现在 FPGA？预判四、逻辑折叠会不会来到 MCU（类似 STM32）？五、逻辑折叠落地：芯片设计中有多少是国产自主化了六、立体空间下的时序约束与布局布线：电子专业新方向，行业人才缺口巨大七、逻辑折叠技术普及成必然，但落地节奏循序渐进八、交流环节一、逻辑折叠为什么能降低芯片功耗？ pasted_1789460174481_6bjp5d.png图片先回忆数字芯片动态功耗经典公式： $$P_{dyn}=\alpha C V^2 f$$ C：互连寄生电容（现代芯片里，金属走线电容占大头，远大于晶体管本身电容） V：工作电压，功耗和电压呈平方关系，是功耗最敏感的因子 (P_{dyn})：动态功耗 (\alpha)：翻转因子 f：工作频率传统 ASIC 芯片是单层硅平面布局，同一个功能模块里所有标准单元平铺在同一层晶圆上。信号需要在平面上横向长距离走线，走线越长，寄生电容越大，RC 延迟越高。逻辑折叠（LogicFolding），不是简单的芯粒堆叠、2.5D 封装。它是把同一个功能模块内部的标准单元打散，分到两层有源硅层，依靠高密度晶圆对晶圆（W2W）混合键合做垂直互联。相当于把平面电路折成两层楼房，信号走垂直短互联，不用横穿整个芯片平面。带来三大功耗收益：走线长度大幅缩短 → 寄生电容 C 下降关键路径走线最高可缩短约 70%，时钟网络变短，时钟缓冲器数量显著减少，而时钟树本身就是芯片功耗消耗大户。 RC 延迟变小，时序裕量变好 → 可以降低工作电压 V 电压降低带来平方级的功耗削减，这是能效提升最核心的来源。同等时序约束下，不需要强行拉高频率 f，或者保持频率不变，换取更低功耗。工程实测参考：同等性能下，CPU 性能核功耗下降 41%，GPU 下降 58%，NPU 下降 66%。注意：逻辑折叠不是天然低功耗。设计上可以二选一：要么降电压省电，要么维持电压拉高频率换性能。区分概念：传统 Chiplet / 2.5D 封装：粗粒度模块拆分，CPU、GPU 各自独立裸片，靠中介层互联；逻辑折叠：标准单元级细粒度跨层划分，同一个 ALU、寄存器组都可以拆分到两层，需要三维协同 EDA 做布局布线，实现难度高得多。二、韬定律（Tau 缩放定律）很多人看到逻辑折叠，都会关联到韬定律（τ 缩放定律），这是支撑逻辑折叠架构的核心理论。 pasted_1789460275131_1nvff4.png图片韬定律（τ 缩放定律）：芯片性能与功耗的瓶颈，正在从晶体管本身，转移到片内互连（走线）。当工艺不断缩小，晶体管尺寸越来越小，但金属互连线带来的 RC 延迟、电容功耗下降的速度跟不上晶体管缩放收益。平面工艺走到后段，晶体管已经足够快，但线的延迟和功耗拖后腿，单纯继续缩小晶体管带来的收益越来越弱。逻辑折叠就是韬定律下的工程解法：不单纯靠缩小晶体管，而是通过三维折叠缩短互连长度，绕开平面互连瓶颈，重新拿回能效收益。简单一句话总结韬定律：先进工艺下，限制芯片能效的不再是管子，而是连线。三、逻辑折叠会不会出现在 FPGA？ pasted_1789460360862_7kye54.png图片长期来看，高端超大 FPGA 会出现基于 3D 折叠思想的产品，逻辑折叠向高端 FPGA 渗透是必然趋势，但很难复刻麒麟 9050 的巨大功耗降幅，中低端 FPGA 短期不会普及。 FPGA 和 SoC（麒麟这类芯片）本质差异巨大： FPGA 的核心是大量 LUT、FF 和可编程互连矩阵，功耗很大一部分消耗在可编程布线网络的多路选择器、开关盒。逻辑折叠最大红利来自固定电路的关键路径优化；FPGA 的连线是用户编译之后动态决定的，没法预先固定路径，很难最大化缩短走线。想要逻辑折叠 FPGA，垂直互联也必须做成可配置开关。三维可编程互连的硬件开销巨大，会吃掉大部分功耗收益。 EDA 工具层面，现有 FPGA 布局布线都是 2D 平面引擎。三维 FPGA 布局布线算法需要大规模重构，开发周期和成本极高。预判高端：航天、数据中心超大容量 FPGA，未来几年会出现 3D 堆叠 + 逻辑折叠思路的产品（不是完全相同的华为 LogicFolding，但思想同源：可编程资源分到多层，垂直互联缩短布线）。Intel、AMD（原 Xilinx）已经在研究 3D FPGA。中低端（Artix、Kintex 这类工业 / 消费级 FPGA）：短期不会上逻辑折叠，成本是硬约束，混合键合、双层有源硅成本太高。四、逻辑折叠会不会来到 MCU（类似 STM32）？常规低成本 STM32 产品线不会采用，但未来高端算力 MCU 引入 3D 集成思路是必然方向（粗粒度芯粒堆叠，不一定是标准单元级逻辑折叠）。传统 MCU（STM32 主流系列）定位是大批量、低成本、高稳定性：普通 MCU 的 CPU、外设、存储器规模不大，芯片本身面积小，平面走线并不长。如果上标准单元级逻辑折叠，功耗收益很小，但制造成本会暴涨，违背 MCU 的成本优先定位。双层有源硅 + W2W 混合键合工艺良率控制难度远高于普通平面晶圆，单片成本会大幅抬升。但随着边缘 AI 需求爆发，高端异构 MCU（内置大算力 NPU、高速接口的超大算力 MCU），未来必然会采用芯粒堆叠方案：MCU 核、存储、AI 加速器拆成不同裸片做 3D 集成。 ⚠️ 注意：这种属于粗粒度芯粒堆叠，不是麒麟 9050 这种细粒度标准单元跨层逻辑折叠。普通 STM32 依然会继续走传统平面工艺，依靠低功耗库、电源域门控、时钟门控来优化功耗。五、逻辑折叠落地：芯片设计中有多少是国产自主化了逻辑折叠最大的亮点，是国内团队完整攻克了这套三维芯片全流程工程难题，从理论架构、三维 EDA 工具，到跨层时序约束、W2W 混合键合生产，实现了项目完整自主闭环，克服了大量前所未有的技术难关。架构与前端设计：完全自主自研海思自主提出逻辑折叠架构，构建韬（τ）缩放理论，原创细粒度跨层逻辑拆分策略。工程上采用选择性折叠方案，只针对 CPU/GPU/NPU 这类关键时序模块做标准单元跨层拆分，其余模块保留平面 2D 设计，在保证性能的前提下控制整体工程复杂度，整套架构思路属于原生自主创新。三维 EDA、布局布线、时钟约束、跨层时序签核：国产工具完成完整项目交付三维逻辑折叠最大难点就是两层晶圆之间的耦合时序问题，传统 2D EDA 完全无法处理跨层 RC、层间串扰、热耦合带来的时序偏差。项目采用国产三维 EDA 工具，完成三维协同布局布线、跨层 RC 寄生参数提取、三维时钟树综合、跨层时钟约束，以及多层耦合仿真与时序签核。这是国内首次用国产 EDA 工具完成细粒度逻辑折叠芯片的后端物理设计与时序收敛，攻克了三维芯片最核心的时序收敛难题。晶圆制造与 W2W 混合键合工艺：国内产线自主完成开发与量产两层有源逻辑晶圆在国内 DUV 产线完成制造；W2W 晶圆对晶圆混合键合这项逻辑折叠赖以实现的核心工艺，由国内团队自主完成工艺研发、良率调试，实现规模化量产。要实现两层硅晶圆上数以亿计的垂直微互连精准对位，同时控制层间应力、热均匀性、良率，需要攻克大量工艺、材料、封测工程难题，整套工艺链路已经打通落地。一句话总结：针对麒麟 9050 逻辑折叠这个项目，三维架构理论、三维后端 EDA 工具、跨层时序约束、W2W 混合键合制造，全部实现自主可控，大量原创工程难题被逐一突破。六、立体空间下的时序约束与布局布线：电子专业新方向，行业人才缺口巨大 pasted_1789460412097_keeal8.png图片传统芯片设计，所有单元都平铺在二维平面，我们学习的 STA 静态时序分析、布局布线、时钟树综合，全部建立在二维版图之上。而逻辑折叠把芯片变成三维立体空间，标准单元分布在上下两层硅片，信号不仅在单层横向跑动，还会通过垂直微互联在两层之间穿梭。此时的布局布线不再是平面规划，而是立体空间内的单元分配、跨层走线规划；时序约束也不再只考虑单层内的路径延迟，必须同时计算跨层 RC、层间热耦合带来的时序漂移、上下两层之间的串扰，做全局三维时序收敛。这就带来一个很现实的变化：未来电子信息、集成电路专业的课程体系，一定会新增三维布局布线、空间时序约束、多层耦合仿真相关教学内容。随着逻辑折叠技术逐步普及，能做三维空间时序约束、立体布局布线的工程师会非常紧缺，会诞生大量全新岗位。现在行业里绝大多数后端工程师只熟悉传统 2D 平面芯片设计，三维逻辑折叠的项目经验属于稀缺能力。对于电子专业学生来说，提前学习三维集成、3DIC 时序分析相关知识，就是抓住下一代芯片技术的风口。七、逻辑折叠技术普及成必然，但落地节奏循序渐进结论：从技术价值与产业发展趋势看，逻辑折叠的普及是必然，只是不会一步到位。逻辑折叠是高性能、高成本的先进 3DIC 方案，不是可以替代所有芯片的通用技术。适合场景：旗舰 SoC、超大算力 AI 芯片、高端航天芯片；追求极致能效，能够承担高昂流片、EDA、制造成本。不适合场景：低成本 MCU、中小规模 FPGA、普通消费控制芯片。短期来看，逻辑折叠只会出现在少数高端旗舰芯片；中长期，3D 堆叠思路会逐步下沉到高端 FPGA、高端异构 MCU。细粒度标准单元级逻辑折叠，会持续向高端算力芯片渗透，普及是大势所趋。同时伴随技术推广，三维时序、立体布局布线的人才需求持续上涨，为电子行业带来更多新岗位。八、交流环节欢迎各位电子信息领域业内人士留言评论，或者关于FPGA、嵌入式开发有什么疑问可以评论区交流。关于博主：刘航宇，FPGA工程师，西北大学电子系硕士主页简介：https://www.ee.ac.cn/ 欢迎评论区留言咨询博主

嵌入式＆系统 FPGA&ASIC # ASIC/FPGA # 嵌入式

刘航宇 9月15日
0 55 1
2026-09-15
电子信息类专业升学与就业规划，FPGA与嵌入式领域本科硕士均适用摘要本文针对电子信息类专业学生，探讨了FPGA与嵌入式领域的升学与就业规划，分析了国企与私企的优劣，并提供了实习与学业平衡的建议，旨在帮助学生找到稳定、高薪的职业道路。关键词：电子信息工程, FPGA, 嵌入式, 升学规划, 就业指导目录电子类本硕通用规划：深耕 FPGA 与嵌入式，吃透升学、就业、实习全部难题一、先定赛道：为什么优先深耕 FPGA + 嵌入式？（本硕通用）1、FPGA：电子专业的 “高薪壁垒赛道” 2、嵌入式：容错率最高、就业最稳的通用赛道二、升学规划：本科生冲深耕，研究生抓落地1、本科生：重基础、定方向、攒项目 2、研究生：重落地、抓成果、对接岗位三、就业核心抉择：FPGA / 嵌入式领域国企 VS 私企深度对比1、国企 / 军工研究所（适配偏好稳定、求长远的同学） 2、私企 / 互联网 / 硬件大厂（适配想拼高薪、快速成长的同学） 3、终极选择建议四、高频痛点：导师不放实习，本硕生如何破局？方案 1：校内项目等价替换（最稳妥、零冲突）方案 2：远程实习 / 校企合作项目（折中最优解）方案 3：短期暑期实习 + 高效沟通（适合开明导师）五、实习与生活、学业如何均衡？拒绝无效内耗1、学业 / 科研 + 技术学习：固定时段拆分 2、实习工作 + 个人成长：拒绝无效加班 3、生活与心态：拒绝内耗，稳定节奏六、最后总结：电子人最优成长路径七、答疑环节电子类本硕通用规划：深耕 FPGA 与嵌入式，吃透升学、就业、实习全部难题 pasted_1789461060777_a40cyl.png图片很多电子信息、通信工程、微电子、自动化、电子科学与技术的本硕同学，都会陷入同一个迷茫：专业范围太广，AI 卷到极致、软件门槛逐年拔高，到底哪个方向能稳深耕、高保值、越老越吃香？答案大概率是：FPGA 开发 + 嵌入式软硬协同。不同于纯软件 35 岁职业危机、纯算法内卷严重的困境，FPGA 与嵌入式是硬件科技的核心底座，扎根军工、航天、车载、工控、AI 边缘计算等刚需赛道，岗位刚需稳定、技术壁垒高，本硕学历都能找到精准的成长路径。本文专门适配电子类本科生、研究生，聚焦两大核心领域，一次性讲清：升学赛道选择、国企 vs 私企优劣、导师卡实习怎么破、实习与学业生活如何平衡，帮你避开 90% 的职业坑。一、先定赛道：为什么优先深耕 FPGA + 嵌入式？（本硕通用） pasted_1789461292010_169353.png图片很多同学求职吃亏，不是能力不够，是赛道选错。电子类专业看似宽泛，真正具备长期竞争力的方向，集中在 FPGA 和嵌入式两大领域。 1、FPGA：电子专业的 “高薪壁垒赛道” FPGA 是硬件加速、数字信号处理、高速接口、射频、自动驾驶、军工雷达的核心技术，属于典型的入门有门槛、后期不可替代的岗位。相比于通用软件，FPGA 的优势极其明显：内卷度低：不是人人都能上手，需要掌握 Verilog、时序约束、IP 核调用、板级调试，技术筛选门槛天然过滤大量竞争者适配本硕：本科生可入门工程应用，研究生可深耕算法落地、架构设计，学历优势能充分发挥赛道刚需：军工研究所、通信大厂、车载科技、AI 算力公司常年缺人，不存在阶段性饱和薪资保值：前期涨幅稳，工作 3-5 年成为资深工程师后，薪资远超普通软硬件岗位，且技术越积累越值钱 2、嵌入式：容错率最高、就业最稳的通用赛道嵌入式软硬开发覆盖单片机、ARM、Linux 驱动、RTOS、物联网，是电子专业的 “万能底牌”。它没有 FPGA 门槛高，但就业面最广、落地场景最多，无论是国企工控、车载电子，还是私企智能硬件、物联网项目，都能完美适配。赛道总结：想要高薪、高壁垒、走技术专家路线，主攻 FPGA；想要稳就业、多选择、适配性强，深耕嵌入式；最优解是嵌入式打底，FPGA 拔高核心竞争力。二、升学规划：本科生冲深耕，研究生抓落地 1、本科生：重基础、定方向、攒项目本科阶段的核心目标不是堆成绩，而是锁定赛道、搭建技术体系、积累实战项目。多数本科就业的同学，短板都是 “理论满分，动手为零”。核心学习路径：模电数电基础 → C 语言 / Verilog 编程 → 单片机 / STM32 实战 → FPGA 入门开发 → 小型项目落地（图像处理、串口通信、数据采集等）。升学建议：如果目标是军工研究所、大厂核心研发岗，优先考研深造；如果偏向私企工程岗，本科扎实项目 + 实习，完全可以顺利就业。 2、研究生：重落地、抓成果、对接岗位研究生最大的优势不是学历，而是项目深度和技术落地能力。读研期间切忌混毕业，一定要紧扣 FPGA、嵌入式方向做课题。优先选择课题方向：高速接口开发、数字信号处理、FPGA 加速、嵌入式 Linux 驱动、车载工控开发、边缘智能硬件。研究生核心任务：打磨 1-2 个深度项目、掌握完整开发流程、争取专利 / 论文成果、匹配目标岗位技术栈，为校招冲刺核心岗铺路。三、就业核心抉择：FPGA / 嵌入式领域国企 VS 私企深度对比 pasted_1789461382594_tz7q39.png图片电子类本硕生求职，最终都会面临终极选择：稳定国企 / 研究所 or 高薪私企 / 大厂。结合 FPGA、嵌入式岗位特性，摒弃网络片面说辞，从薪资、节奏、成长、发展四个维度客观分析。 1、国企 / 军工研究所（适配偏好稳定、求长远的同学）核心优势极致稳定：无裁员风险，多数为企业编 / 事业编属性，适配终身职业规划，行业波动几乎不影响岗位稳定性福利完善：公积金比例高、补贴齐全、食宿成本低，隐形收入丰厚，长期生活压力极小，能有效对冲房贷、生活开支压力节奏温和：极少无意义加班，项目周期长、容错率高，不用面临私企高强度内卷，能兼顾生活与长期成长赛道专属优势：军工、航天、雷达、通信等核心 FPGA 岗位，基本集中在国企研究所，核心涉密项目、高端硬件研发资源是私企无法替代的核心短板起薪偏低：前 3 年薪资普遍 15-20 万，涨幅平缓，收入增长依赖工龄和职称晋升，很难实现短期高薪突破技术迭代慢：流程固化、优先求稳，技术栈偏传统，长期下来容易和市面主流敏捷开发、新型 IP 生态脱节晋升看资历：萝卜坑固定，能力优势难以快速变现，晋升更多依托年限、职级、人际沉淀，而非单纯技术能力择业受限：部分涉密岗位需签署保密协议，离职跳槽、出国深造都会受到一定限制 2、私企 / 互联网 / 硬件大厂（适配想拼高薪、快速成长的同学）核心优势薪资上限高：FPGA、嵌入式核心岗起薪远超国企，应届生总包优势明显，工作 2-3 年跳槽薪资翻倍是常态，短期收益拉满技术成长快：紧跟行业前沿，HLS、Vitis、PYNQ、异构加速等新技术全覆盖，项目迭代快，能快速积累全流程开发经验跳槽自由：大厂项目经历认可度高，技术通用性强，履历含金量足，后续可在车载、算力、通信多赛道流转核心短板内卷高压：加班常态化，项目赶工期、迭代节奏快，身心消耗大，容错率极低稳定性弱：受行业行情、公司业务影响大，中小私企抗风险能力差，存在业务调整、人员优化风险技术碎片化：部分中小私企将 FPGA 作为辅助方案，多做外包、适配类工作，长期容易陷入技术瓶颈，缺乏底层架构积累 3、终极选择建议追求生活稳定、低压力、长期定居，优先国企军工所、央企硬件岗，适合深耕终身想要快速攒钱、技术跃迁、履历镀金，优先华为、大疆、车载硬件、AI 算力大厂，前期拼成长本科生可灵活双向选择，研究生深耕核心技术后，更适配高端研发岗，择业优势更足四、高频痛点：导师不放实习，本硕生如何破局？ pasted_1789461436434_c8dky0.png图片这是电子类研究生最头疼的问题：明明知道实习对校招至关重要，但导师以 “课题优先、防止摆烂” 为由，严禁外出实习，很多同学直接陷入学业和就业的两难。首先明确核心观点：不实习≠找不到工作，但无实习、无项目，大概率找不到好工作。面对导师卡实习，不用硬刚，三套稳妥解决方案亲测有效。方案 1：校内项目等价替换（最稳妥、零冲突）绝大多数导师反对的不是 “成长”，是 “耽误课题、荒废学业”。你可以主动向导师申请：不外出实习，在校内完成对标企业的工程项目。聚焦 FPGA、嵌入式方向，做可落地、可写进简历的项目：高速串口通信、图像预处理 FPGA 加速、嵌入式 Linux 驱动移植、智能工控采集系统等。同时定期向导师汇报进度，既完成科研任务，又积累就业硬核项目，校招面试完全可以对标实习经历，完美规避冲突。方案 2：远程实习 / 校企合作项目（折中最优解）很多企业（如中国移动）支持远程线上实习，无需坐班，利用课余、周末完成开发任务，不影响校内科研。也可以主动对接导师的校企合作项目、横向课题，这类项目本身就是企业真实需求，既能算科研成果，又能等同于实习经历，一举两得，导师接受度极高。方案 3：短期暑期实习 + 高效沟通（适合开明导师）提前和导师理性沟通，明确表态：实习是为了对接行业技术、反哺课题研究，而非单纯摸鱼求职。承诺提前完成科研进度、返校后同步复盘成果，争取 1-2 个月暑期短期实习。避坑提醒：绝对不要擅自翘课、偷偷实习，一旦和导师闹僵，毕业论文、答辩都会受影响，得不偿失。五、实习与生活、学业如何均衡？拒绝无效内耗 pasted_1789461600849_xgl8k7.png图片不管是外出实习还是校内做项目，很多同学都会陷入极端：要么全身心卷、彻底透支生活，要么摆烂躺平、毫无成长。FPGA、嵌入式开发本身需要耐心和专注力，盲目熬夜内卷毫无意义，高效均衡才是核心。 1、学业 / 科研 + 技术学习：固定时段拆分读研期间坚持主业优先、副业深耕：工作日白天全力完成导师课题、科研任务，晚间固定 2-3 小时专攻 FPGA、嵌入式技术，刷题、调代码、打磨项目或者参加比赛“研电赛、创芯大赛”等；周末集中攻克难点、完善项目文档、更新简历。拒绝碎片化学习，每天固定深耕时长，比熬夜低效刷题更有用。 2、实习工作 + 个人成长：拒绝无效加班硬件开发实习不需要跟风内卷，核心目标只有两个：积累工程经验、完善简历亮点。日常高效完成分配任务，主动学习企业开发流程、IP 复用、调试思路，下班后预留时间复盘总结，不用参与无意义的集体加班。 3、生活与心态：拒绝内耗，稳定节奏 FPGA、嵌入式调试本身耗时、容易碰壁，很容易让人产生焦虑内耗。建议保持固定作息，每周预留半天完全放松时间，脱离代码和课题，缓解身心压力。职业成长是长线赛道，短期透支换不来长期优势，稳定、持续的深耕，远胜于一时的疯狂内卷。六、最后总结：电子人最优成长路径 pasted_1789461793487_vkwith.png图片赛道定局：放弃泛电子杂项方向，深耕 FPGA + 嵌入式，筑牢技术壁垒，吃长期行业红利；升学分层：本科重基础项目，研究生重落地成果，针对性匹配岗位需求；就业抉择：求稳选国企军工所，求高薪成长选硬件大厂，结合自身性格规划；破局难题：导师卡实习就用校内项目、远程实习替代，不硬刚、不摆烂；长期均衡：高效平衡学业、实习与生活，拒绝内耗，稳步深耕。电子行业从不是靠天赋取胜，选对赛道、稳住节奏、持续积累，就能在 FPGA 和嵌入式领域，走出一条稳定、高薪、有壁垒的职业道路。七、答疑环节关于博主：刘航宇，FPGA工程师，西北大学电子系硕士，有多年西北大学电子通信考研辅导和FPGA与嵌入式项目指导经验主页简介：https://www.ee.ac.cn/ 欢迎评论区留言咨询博主

我的随笔 # 随笔 # 职业规划

刘航宇 9月15日
0 92 2
航空电子 FPGA 开发中的需求层级：从 PRD 到 HDD 一张图看懂摘要本文介绍了航空电子FPGA开发中的需求层级，从PRD到HDD，通过一张图和通俗比喻，帮助读者理解这些文档在DO-254/ARP4754体系中的位置和作用，以及FPGA工程师在需求追溯中的角色和职责。关键词：航空电子, FPGA, DO-254, 需求层级, 硬件设计描述目录一、为什么要搞懂这些文档？（立住规矩）二、需求层级全景图（自上而下）三、各层级详解（FPGA 工程师视角）1. SRD — System Requirements Document（系统需求文档） 2. ERD — Equipment Requirements Document（设备需求文档） 3. HRD — Hardware Requirements Document（硬件需求文档） 4. HDD — Hardware Design Description（硬件设计描述）四、那 PRD 是什么？五、FPGA 工程师的日常：需求追溯怎么落地？实际工作流示例六、新手容易踩的坑七、一句话总结参考标准写给 FPGA 新人的话：刚入行航空电子时，相比新人会被一堆缩写搞懵了——SRD、ERD、HRD、HDD、PRD…… 本文试图用一张图和几个通俗比喻，帮你理清这些文档在 DO-254/ARP4754 体系中的位置和作用。一、为什么要搞懂这些文档？（立住规矩）在航空领域，FPGA 不是"写完了能跑就行"。适航标准（主要是 DO-254）要求你必须证明：每一个硬件功能都有明确的需求来源，每一个需求都被设计实现，每一个设计都被测试验证。这个过程叫做需求追溯（Traceability）。而追溯的链条，就是靠一层层的需求文档串起来的。 pmzShTJ.png图片二、需求层级全景图（自上而下）如果把一架飞机比作一个人，需求分解的过程就像是从"这个人要做什么"逐步细化到"每个细胞怎么工作"。 flowchart TD classDef aircraft fill:#e1f5fe,stroke:#01579b,stroke-width:2px,color:#000 classDef system fill:#fff3e0,stroke:#e65100,stroke-width:2px,color:#000 classDef equipment fill:#f3e5f5,stroke:#4a148c,stroke-width:2px,color:#000 classDef hardware fill:#e8f5e9,stroke:#1b5e20,stroke-width:2px,color:#000 classDef design fill:#fce4ec,stroke:#880e4f,stroke-width:2px,color:#000 classDef fpgaRole fill:#fffde7,stroke:#f57f17,stroke-width:1px,stroke-dasharray: 5 5,color:#000 A["🛫 飞机级需求<br/>Aircraft Level Requirements<br/>『飞机要能自动着陆』"]:::aircraft B["📋 SRD<br/>System Requirements Document<br/>系统需求文档<br/>ARP4754A 管辖<br/>『自动着陆系统接收 GPS/ILS 信号』"]:::system C["📦 ERD<br/>Equipment Requirements Document<br/>设备需求文档<br/>ARP4754A / DO-254 交界<br/>『导航计算机输出位置数据，20Hz』"]:::equipment D["🔧 HRD<br/>Hardware Requirements Document<br/>硬件需求文档<br/>DO-254 核心管辖<br/>『FPGA 实现 UART 115200 8N1』"]:::hardware E["💻 HDD<br/>Hardware Design Description<br/>硬件设计描述<br/>DO-254 实现层<br/>Verilog/VHDL、原理图、约束文件"]:::design P["📑 PRD<br/>Product/Project Requirements Document<br/>产品/项目需求文档<br/>公司内部定义（非 DO-254 标准术语）"]:::system R3["👤 FPGA 工程师<br/>✍️ 核心编写工作"]:::fpgaRole R4["👤 FPGA 工程师<br/>✍️ 核心设计实现"]:::fpgaRole A -->|"分解为"| B B -->|"分配到设备"| C C -->|"细化到硬件"| D D -->|"设计实现为"| E P -.->|"可能分解为"| C D -.-> R3 E -.-> R4 E -.->|"向上追溯"| D D -.->|"向上追溯"| C C -.->|"向上追溯"| B B -.->|"向上追溯"| A三、各层级详解（FPGA 工程师视角） 1. SRD — System Requirements Document（系统需求文档）这是谁写的？系统工程师。 FPGA 工程师需要做什么？读它，理解系统要做什么。 SRD 描述的是系统层面的功能和性能。比如"飞行管理系统（FMS）要能在 5 秒内完成航路计算"。这时候 FPGA 还只是系统框图里的一个"黑盒子"，可能标注为"信号处理模块"。关键认知：SRD 通常不会直接提到 FPGA 内部的寄存器或时序，它关心的是系统输入输出。 2. ERD — Equipment Requirements Document（设备需求文档）这是谁写的？设备/模块级工程师。 FPGA 工程师需要做什么？参与评审，确认分配给 FPGA 的功能边界。 ERD 把 SRD 的系统功能分解到具体的设备（LRU，Line Replaceable Unit）。比如"导航计算机"作为一个设备，它要包含电源板、接口板、FPGA 处理板。 ERD 会定义：设备的物理接口（连接器型号、引脚定义）设备的性能指标（延迟、吞吐量）设备的环境要求（温度、振动）对 FPGA 的意义：ERD 是你 FPGA 所在"盒子"的顶层约束。如果 ERD 说"接口延迟必须小于 1ms"，你的 FPGA 设计就必须满足这个。 3. HRD — Hardware Requirements Document（硬件需求文档）这是谁写的？硬件工程师（就是你！）。这是 DO-254 的 C 级审查核心。 HRD 把 ERD 中分配给 FPGA/硬件的功能进一步细化，变成可验证的硬件需求。HRD 里的每一条需求，最终都要在测试用例里被覆盖。 HRD 的典型内容：需求 ID需求描述来源（追溯）HRD_001FPGA 应实现 1 路 RS422 接收，波特率 115200，8N1ERD_042HRD_002数据解析模块应在收到帧头后 10μs 内输出有效标志ERD_055HRD_003内部 FIFO 深度应不小于 1024 字系统安全性分析关键认知： HRD 必须用可验证的语言写。避免"高性能"、"快速"这种模糊词。每一条 HRD 都必须能向上追溯到 ERD/SRD。 DO-254 审查官会随机抽 HRD 条目，检查它是否有设计实现和测试覆盖。 4. HDD — Hardware Design Description（硬件设计描述） pasted_1787295560129_x2nj6o.png图片这是谁写的？还是你，FPGA 工程师。这是需求的"实现层"。 HDD 不是一份单独的"文档"，而是所有设计产物的集合： HDL 源代码（Verilog/VHDL）原理图和 PCB 布局时序约束文件（SDC/XDC）设计说明文档（模块划分、状态机描述、算法流程） HDD 与 HRD 的关系： HRD 说"要什么"（What） HDD 说"怎么做"（How） DO-254 要求 HDD 能向下覆盖 HRD。简单说：HRD 里的每一条需求，你都要在 HDD 里找到对应的设计实现。四、那 PRD 是什么？在 DO-254 和 ARP4754A 的标准术语里，并没有 PRD 这个缩写。但在实际项目中，你看到的 PRD 通常指以下几种之一：可能的含义解释在层级中的位置Product Requirements Document（产品需求文档）公司某款"产品"（如某型飞行控制计算机）的顶层需求，向下分解为多个 ERDERD 之上Project Requirements Document（项目需求文档）某个具体项目/合同的交付要求，包含进度、合规、配置管理要求与 ERD 平行或之上Process Requirements Document（过程需求文档）定义开发过程、工具链、编码规范等过程域，非功能需求建议：如果你在公司文档里看到 PRD，先查一下公司的《术语表》或《需求管理计划》，确认具体定义。不同公司用法不同，不要假设。五、FPGA 工程师的日常：需求追溯怎么落地？作为 FPGA 工程师，你不需要写 SRD 和 ERD，但你要深刻理解它们。你的核心工作是在 HRD ↔ HDD ↔ 测试之间建立闭环。实际工作流示例 flowchart TD %% ========== 样式定义 ========== classDef read fill:#e3f2fd,stroke:#1565c0,stroke-width:2px,color:#000 classDef write fill:#fff8e1,stroke:#f9a825,stroke-width:2px,color:#000 classDef design fill:#e8f5e9,stroke:#2e7d32,stroke-width:2px,color:#000 classDef test fill:#fce4ec,stroke:#c2185b,stroke-width:2px,color:#000 classDef review fill:#f3e5f5,stroke:#6a1b9a,stroke-width:2px,color:#000 classDef trace fill:#e0f2f1,stroke:#00695c,stroke-width:1px,stroke-dasharray: 5 5,color:#000 classDef milestone fill:#ffebee,stroke:#b71c1c,stroke-width:3px,color:#000 %% ========== 步骤 1：读需求 ========== S1["📖 Step 1：读 SRD / ERD<br/>理解系统要求"]:::read S1_Detail["每秒处理 1000 个雷达回波<br/>（系统级指标）"]:::read %% ========== 步骤 2：写 HRD ========== S2["✍️ Step 2：写 HRD<br/>硬件需求文档"]:::write S2_Detail["FPGA 雷达接口模块<br/>以 1MHz 速率接收 ADC 采样数据"]:::write T1["🔗 追溯至 ERD_xxx"]:::trace %% ========== 步骤 3：写 HDD（设计）========== S3["💻 Step 3：写 HDD<br/>硬件设计描述"]:::design S3_Detail["module adc_interface<br/>SPI 接收 + FIFO 缓冲 + 状态机"]:::design T2["🔗 追溯：HRD_xxx 由<br/>adc_interface 实现"]:::trace %% ========== 步骤 4：写测试 ========== S4["🧪 Step 4：写 Test Cases<br/>测试验证"]:::test S4_Detail["Testbench 注入 1MHz 数据<br/>检查 FIFO 不溢出"]:::test T3["🔗 追溯：覆盖 HRD_xxx<br/>测试通过 ✓"]:::trace %% ========== 步骤 5：审查 ========== S5["🔍 Step 5：适航审查"]:::review S5_Q["审查官：HRD_xxx 这条需求<br/>设计在哪？测了吗？"]:::review S5_A["出示 HDD 代码 + 测试报告<br/>链路闭合 ✓"]:::review DONE["🎉 DO-254 需求追溯闭环"]:::milestone %% ========== 流程连接 ========== S1 --> S1_Detail S1_Detail -->|"分解"| S2 S2 --> S2_Detail S2_Detail --> T1 T1 -->|"驱动"| S3 S3 --> S3_Detail S3_Detail --> T2 T2 -->|"验证"| S4 S4 --> S4_Detail S4_Detail --> T3 T3 -->|"审查"| S5 S5 --> S5_Q S5_Q --> S5_A S5_A --> DONE %% ========== 双向追溯示意 ========== DONE -.->|"向上追溯<br/>Trace Up"| T3 T3 -.-> T2 T2 -.-> T1 T1 -.->|"追溯到源头"| S1_Detail六、新手容易踩的坑 pasted_1787295645472_ckx8zi.png图片坑为什么危险怎么办HRD 写得太像设计把"用什么算法"写进需求，导致设计变更时必须改需求HRD 只写"要什么"，不写"怎么做"需求没有唯一 ID无法追溯，审查时找不到对应关系所有需求必须有全局唯一编号（如 HRD_FPGA_001）需求不可验证"处理速度尽量快"——怎么算通过？用数字说话："延迟 ≤ 5μs"忽略 ERD 的接口定义FPGA 引脚分配错误，导致板子改线早期就冻结接口需求，与硬件/结构对齐七、一句话总结 SRD 定义系统做什么，ERD 定义设备做什么，HRD 定义 FPGA 做什么，HDD 定义 FPGA 怎么做。PRD 可能是你们公司的"产品需求"，先查内部定义。DO-254 的核心就是：每一层都能向上追溯、向下覆盖、中间有验证。参考标准 DO-254：《Design Assurance Guidance for Airborne Electronic Hardware》 ARP4754A：《Guidelines for Development of Civil Aircraft and Systems》如有错误，欢迎指正交流。

工作办公 # 工作记录

刘航宇 8月21日
0 142 6
2026-08-20
Typecho博客后台清爽美化插件-SimpleAdmin纯净版摘要SimpleAdmin纯净版是Typecho后台美化插件，去除广告，修复按钮点击状态栏显示异常，支持夜间模式，简洁美观，兼容第三方插件，安装简单。关键词：Typecho, SimpleAdmin, 后台美化插件, 纯净版, 插件安装目录插件简介插件显示效果插件说明作者信息插件功能安装步骤插件简介 SimpleAdmin纯净版是一款清爽且功能强大的 Typecho 后台美化插件。在原版 SimpleAdmin 的基础上： 1、去除了广告（由于即可学术已停止维护，链接成为死链，去除了即刻学术有关推文） 2、修复了后台的按钮点击后状态栏显示异常，如“付费阅读”、“AI摘要”、“邮件订阅”、“足迹地图” 兼容各种第三方插件提供的按钮。插件显示效果 1、后台页面（支持夜间模式） pasted_1787214558430_c5it15.png图片 2、评论图片直观显示 pasted_1787214633789_mrpb20.png图片 3、兼容任何第三方插件提供的按钮，不会导致状态栏显示异常，如付费阅读。 pasted_1787214766868_ubhrzy.png图片插件说明作者信息原作者: gogobody - 基于小王先森的后台插件修改 & 即刻学术纯净版: 刘航宇博客 https://ee.ac.cn 插件功能 ✨原版特性 ✅ 即插即用 - 无需修改任何核心文件 ✅ 安全可靠 - 不会破坏原有文件结构 ✅ 轻量级 - 纯 JS/CSS 实现，性能优异 ✅ 深色模式 - 支持 gogobody 原创的黑暗模式 ✅ 响应式设计 - 手机、PC 完美自适应 ✅ 简洁美观 - 界面设计简洁优雅 ✨ 纯净版特色 🚀 无第三方广告、推荐的文章链接（由于即可学术停止维护，链接成为死链）兼容其他插件，修复了原版使用其他插件提供的按钮时候，后台美化插件点击该按钮显示异常的BUG。安装步骤下载插件隐藏内容，请前往内页查看详情上传安装解压下载的文件重命名文件夹为 SimpleAdmin（重要！）上传到 Typecho 的 usr/plugins/ 目录登录 Typecho 后台进入控制台 → 插件 → 启用 SimpleAdmin

工作办公 # 网站美化

刘航宇 8月20日
10 548 4
Python与Verilog实现卡尔曼滤波器 — 机器人位置估计摘要本文介绍了卡尔曼滤波在机器人位置估计中的应用，分别用Python和Verilog实现了卡尔曼滤波器，并对比了两种实现方式的优缺点。关键词：Python, Verilog, 卡尔曼滤波器, 机器人位置估计, 硬件加速目录一、引言：为什么机器人需要卡尔曼滤波？二、卡尔曼滤波的五大核心公式三、以机器人为例卡尔曼公式实现和说明设计运动传感器的观测值卡尔曼滤波四、Verilog实现：定点运算与硬件加速4.1 系统架构 4.2 核心代码解析（1）Kalman_1：状态预测（公式1）（2）Kalman_2_3：协方差预测与增益计算（公式2、3）（3）Kalman_4_5：状态与协方差更新（公式4、5）（4）Kalman_ctrl：数据源控制 4.3 10级流水线时序五、Python vs Verilog：对比分析六、总结工程参考代码清单Python仿真代码 Verilog完整工程文件一、引言：为什么机器人需要卡尔曼滤波？想象你开发了一个可以在树林里自主导航的机器人。为了知道它的实时位置，你在机器人上安装了GPS传感器，但GPS的精度大约为10米——在布满沟壑和悬崖的树林里，10米的误差足以让机器人坠入深渊。此时，你还可以获取一些额外的运动信息：里程计可以记录机器人的行走距离，惯性测量单元（IMU）可以感知姿态变化。但这些传感器同样存在噪声和漂移。GPS告诉了你"大概在哪"，里程计告诉了你"走了多远"，但两者都不完美。卡尔曼滤波（Kalman Filter）的核心思想正是：综合利用所有可用的信息，根据其本身的噪声特性分配权重，得到一个比任何单一估计都更准确的结果。本文将从原理出发，分别用 Python（浮点运算，算法验证）和 Verilog（定点运算，硬件加速）实现一维卡尔曼滤波器，用于机器人位置估计。二、卡尔曼滤波的五大核心公式卡尔曼滤波是一种最优线性递归估计算法，由预测（Prediction）和更新（Update）两个阶段组成，共五个核心公式：对于线性离散系统，卡尔曼滤波通过以下五个公式递归运行：阶段公式含义预测$\hat{X}_k^- = A\hat{X}_{k-1} + BU_{k-1}$先验状态估计：用上一时刻的最优估计预测当前状态预测$P_k^- = AP_{k-1}A^T + Q$先验误差协方差：预测的不确定性会累积更新$K_k = \frac{P_k^-H^T}{HP_k^-H^T + R}$卡尔曼增益：决定"更信预测还是更信测量"更新$\hat{X}_k = \hat{X}_k^- + K_k(Z_k - H\hat{X}_k^-)$后验状态估计：用测量残差修正预测更新$P_k = (I - K_kH)P_k^-$后验误差协方差：更新后的不确定性其中： $A$ 为状态转移矩阵，$B$ 为控制矩阵，$H$ 为观测矩阵 $Q$ 为过程噪声协方差，$R$ 为测量噪声协方差 $K_k$ 是卡尔曼增益，它是整个算法的"灵魂"：$P_k^-$ 越大（预测越不靠谱），$K_k$ 越大，越重视测量反馈。三、以机器人为例卡尔曼公式实现和说明下面我们用一个例子来说明上述卡尔曼滤波公式的内在逻辑。假如我们有一台轮式机器人 Robo 如图所示，它只能够进行一维直线运动。 pmqvRRH.png图片我们用状态向量 $\vec{x}$ 来表示机器人的当前状态： $\vec{x}=\left[ \begin{array}{c}{p} \\ {v}\end{array}\right] \\$ 其中 $p$ 和 $v$ 分别为相对于绝对坐标系 $O_1$ 的位移。那么我们要做的是，已知某时刻的最佳状态估计 $\hat{\mathbf{x}}_{k}$ ，预测下一时刻的最佳估计 $\hat{\mathbf{x}}_{k+1}$ 。设计运动我们为 Robo 设计一个匀加速直线运动。设初始状态向量为 $\vec{x_0}=\left[ \begin{array}{c}{0} &{1}\end{array}\right]^T $ ，并有一个加速指令性，使其以 $a = 0.1$ 的加速度做匀加速直线运动。那么根据匀加速直线运动的位移计算公式，任意时刻 $k$ 的位移 $p$ 与速度 $v$ 都可以由位移、速度、加速度递推得到： $\begin{aligned} p_{k} &=p_{k-1}+v_{k-1} \times \Delta k+a\times \frac{\Delta k^{2}}{2} \\ v_{k} &=v_{k-1}+a \times \Delta k \end{aligned} \tag{3} $ 将其转化为矩阵形式： $\left[ \begin{array}{c}{p_{k}} \\ {v_{k}}\end{array}\right]=\left[ \begin{array}{cc}{1} & {\Delta k} \\ {0} & {1}\end{array}\right] \left[ \begin{array}{c}{p_{k-1}} \\ {v_{k-1}}\end{array}\right]+\left[ \begin{array}{c}{\frac{\Delta k^{2}}{2}} \\ {\Delta k}\end{array}\right] a \tag{4}$ $x_{t}=F_{t} x_{t-1}+B_{t} a \\$ 我们取时间间隔 $\Delta k = 1$ ，由上式编程计算得到机器人的真实状态向量轨迹： import numpy as np import math import matplotlib.pyplot as plt if __name__=="__main__": ## 1.设计一个匀加速直线运动，以观测此运动 X_real = np.mat(np.zeros((2, 100))) # 空矩阵，用于存放真实状态向量 X_real[:, 0] = np.mat([[0.0], # 初始状态向量 [1.0]]) a_real = 0.1# 真实加速度 F = np.mat([[1.0, 1.0], # 状态转移矩阵 [0.0, 1.0]]) Q = np.mat([[0.0001, 0.0], # 状态转移协方差矩阵，我们假设外部干扰很小 [0.0, 0.0001]]) B = np.mat([[0.5], # 控制矩阵 [1.0]]) for i in range(99): X_real[:, i + 1] = F * X_real[:, i] + B * a_real # 计算真实状态向量 X_real = np.array(X_real) fig = plt.figure(1) plt.grid() plt.title('real displacement') plt.xlabel('k (s)') plt.ylabel('x (m)') plt.plot(X_real[0, :]) plt.show() fig = plt.figure(2) plt.grid() plt.title('real velocity') plt.xlabel('k (s)') plt.ylabel('v (m/s)') plt.plot(X_real[1, :]) plt.show() X_real = np.mat(X_real)pasted_1786518907327_xixy8e.png图片位移真实值 pasted_1786518920293_nxitzh.png图片速度真实值传感器的观测值我们有一台传感器 $O_2$ 放置于机器人的前方，它可以测得机器人位移 $s$ 和速度 $w$ 。当然，传感器自身本身有一定的噪声 $\xi$ ，其协方差为 $R$ 。由于传感器的信息是相对于自身坐标系 $O_2$ 的，而我们的状态向量 $\vec{x}$ 是相对于绝对坐标系 $O_1$ 的，二者的方向刚好相反，我们使用观测矩阵 $\mathbf{H}$ 来转换二者的关系。因此，相对于真实状态向量，传感器的观测向量可以表示如下： $\left[ \begin{array}{c}{s} \\ {w}\end{array}\right]=\left[ \begin{array}{cc}{-1} & 0\\ {0} & {-1}\end{array}\right] \left[ \begin{array}{c}{p} \\ {v}\end{array}\right]+\left[ \begin{array}{c}{\xi_p} \\ {\xi_v}\end{array}\right] \tag{5}$ $z_{t}=H x_{t}+\xi \\$ 我们设传感器噪声的协方差 $R$ 为单位阵(噪声方差为1)。根据上式编写程序，得到的传感器的观测值如下： ## 2.建立传感器观测值 z_t = np.mat(np.zeros((2, 100))) # 空矩阵，用于存放传感器观测值 H = np.mat(np.zeros((2, 2))) H[0, 0], H[1, 1] = -1.0, -1.0 noise = np.mat(np.random.randn(2,100)) # 加入位移方差为1，速度方差为1的传感器噪声 R = np.mat([[1.0, 0.0], # 观测噪声的协方差矩阵 [0.0, 1.0]]) for i in range(100): z_t[:, i] = H * X_real[:, i] + noise[:, i] z_t = np.array(z_t) fig = plt.figure(3) plt.grid() plt.title('sensor displacement') plt.xlabel('k (s)') plt.ylabel('x (m)') plt.plot(z_t[0, :]) plt.show() fig = plt.figure(4) plt.grid() plt.title('sensor velocity') plt.xlabel('k (s)') plt.ylabel('v (m/s)') plt.plot(z_t[1, :]) plt.show() z_t = np.mat(z_t)pasted_1786518974937_94intu.png图片传感器观测到的位移，与真实值相反且有噪声 pasted_1786519009388_5uhe6m.png图片传感器观测到的速度，与真实值相反且有噪声卡尔曼滤波前两步的操作主要是为了获取数据，现在我们利用预测和更新公式对以上数据进行卡尔曼滤波： ## 3.执行线性卡尔曼滤波 Q = np.mat([[1.0, 0.0], # 状态转移协方差矩阵，我们假设外部干扰很小， [0.0, 1.0]])# 转移矩阵可信度很高 # 建立一系列空序列用于储存结果 X_update = np.mat(np.zeros((2, 100))) P_update = np.zeros((100, 2, 2)) X_predict = np.mat(np.zeros((2, 100))) P_predict = np.zeros((100, 2, 2)) P_update[0, :, :] = np.mat([[1.0, 0.0], # 状态向量协方差矩阵初值 [0.0, 1.0]]) P_predict[0, :, :] = np.mat([[1.0, 0.0], # 状态向量协方差矩阵初值 [0.0, 1.0]]) for i in range(99): # 预测 X_predict[:, i + 1] = F * X_update[:, i] + B * a_real P_p = F * np.mat(P_update[i, :, :]) * F.T + Q P_predict[i + 1, :, :] = P_p # 更新 K = P_p * H.T * np.linalg.inv(H * P_p * H.T + R) # 卡尔曼增益 P_u = P_p - K * H * P_p P_update[i + 1, :, :] = P_u X_update[:, i + 1] = X_predict[:, i + 1] + K * (z_t[:, i + 1] - H * X_predict[:, i + 1]) X_update = np.array(X_update) X_real = np.array(X_real) fig = plt.figure(5) plt.grid() plt.title('Kalman predict displacement') plt.xlabel('k (s)') plt.ylabel('x (m)') plt.plot(X_real[0, :], label='real', color='b') plt.plot(X_update[0, :], label='predict', color='r') plt.legend() plt.show() fig = plt.figure(6) plt.grid() plt.title('Kalman predict velocity') plt.xlabel('k (s)') plt.ylabel('v (m/s)') plt.plot(X_real[1, :], label='real', color='b') plt.plot(X_update[1, :], label='predict', color='r') plt.legend() plt.show() X_update = np.mat(X_update) X_real = np.mat(X_real)pasted_1786519044132_v2numq.png图片位移卡尔曼滤波结果 pasted_1786519056398_qpvdv1.png图片速度卡尔曼滤波结果可以看出，卡尔曼滤波将存在误差的传感器信号和状态向量很好的融合，较好地预测出了真实地机器人运动状态。四、Verilog实现：定点运算与硬件加速当我们需要将卡尔曼滤波部署到FPGA或ASIC上时，Python的浮点运算就不再适用。硬件实现需要考虑：定点数表示、流水线设计、时序约束和资源复用。附件中的Verilog代码展示了一个轻量级、10级流水线的卡尔曼滤波器实现。 4.1 系统架构 pasted_1786519272107_29m7o0.png图片整个系统分为5个模块：模块功能对应公式Kalman顶层模块，实例化子模块并连接信号—Kalman_1预测状态 X^-公式1Kalman_2_3预测协方差 P^- 并计算增益 Kg公式2、3Kalman_4_5更新状态 X 和协方差 P公式4、5Kalman_ctrl数据控制器，从DPRAM读取测量值—以及3个共享运算器：add（加减法）、mux（乘法）、div（除法）。 4.2 核心代码解析（1）Kalman_1：状态预测（公式1） module Kalman_1( input clk_50M, input Rst_n, input [15:0] X_last, // t-1时刻的后验估计 input [15:0] B_X_last, // 控制输入（预留，当前为0） output reg [15:0] X_ // t时刻的先验估计 ); // 流水线计数 0~9 always@(posedge clk_50M or negedge Rst_n) begin if(!Rst_n) X_ <= 16'd0; else begin case (Count) 4'd1: begin X_ <= X_last; // X^- = X_last（简化模型） end // ... 其他时钟周期可用于更复杂的预测 endcase end end endmodule设计要点：当前实现为简化模型，直接令 X^- = X_last。B_X_last 预留了控制输入接口，可扩展为带速度项的运动模型。（2）Kalman_2_3：协方差预测与增益计算（公式2、3） module Kalman_2_3( input clk_50M, input Rst_n, input [15:0] P_last, output reg [15:0] P_, output reg [15:0] Kg ); reg [15:0] Q_error = 0; // 系统过程协方差 reg [15:0] R_error = 3; // 测量噪声协方差 always@(posedge clk_50M or negedge Rst_n) begin case (Count) 4'd1: begin ADD_sub <= 1'd1; // 加法 ADD_dataa <= P_last * 'd100; // P_last 放大100倍 ADD_datab <= Q_error; // + Q end 4'd2: begin P_ <= ADD_result; // P^-（仍放大100倍） ADD_dataa <= ADD_result / 'd10; // 缩小10倍 ADD_datab <= R_error * 'd10; // R 放大10倍 end 4'd3: begin DIV_dataa <= P_; // 被除数 = P^-（×100） DIV_datab <= ADD_result; // 除数 = P^-/10 + R×10 end 4'd4: begin Kg <= DIV_result; // Kg = P^- / (P^- + R) P_ <= P_ / 'd100; // P^- 恢复原始量级 end endcase end endmodule定点数与缩放处理：这是硬件实现中最关键的部分。由于16位定点数无法直接表示小数，代码采用了缩放因子（Scaling Factor）策略： P_last * 100：将协方差放大100倍，避免小数被截断 R_error * 10：测量噪声放大10倍最终 Kg 的计算结果也需要在后续模块中相应缩放 // 在Kalman_4_5中处理缩放还原 MULT_datab <= ADD_result / 'd10; // 乘法结果缩小10倍 ADD_datab <= Kg / 10; // Kg缩小10倍用于1-Kg计算（3）Kalman_4_5：状态与协方差更新（公式4、5） module Kalman_4_5( input clk_50M, input Rst_n, input [15:0] in_data, // 测量值 Z input [15:0] X_, // 先验估计 input [15:0] P_, // 先验协方差 input [15:0] Kg, // 卡尔曼增益 output reg [15:0] X, // 后验估计 output reg [15:0] P // 后验协方差 ); always@(posedge clk_50M or negedge Rst_n) begin case (Count) 4'd2: begin // 计算 |Z - X^-|，通过比较大小确定减法顺序 if(in_data > X_) begin ADD_dataa <= in_data; ADD_datab <= X_; end else begin ADD_dataa <= X_; ADD_datab <= in_data; end end 4'd5: begin MULT_dataa <= Kg; MULT_datab <= ADD_result; // Kg * |Z - X^-| end 4'd6: begin // 根据in_data和X_的大小关系，决定加或减 if(in_data > X_) ADD_sub <= 1'd1; // 加法：X = X^- + Kg*(Z-X^-) else ADD_sub <= 1'd0; // 减法：X = X^- - Kg*(X^- - Z) ADD_dataa <= X_; ADD_datab <= MULT_result / 'd10; end 4'd7: begin X <= ADD_result; // 输出更新后的状态 ADD_dataa <= 16'd1; ADD_datab <= Kg / 10; // 1 - Kg/10 end 4'd8: begin MULT_dataa <= P_; MULT_datab <= ADD_result; // P = P^- * (1 - Kg) end 4'd9: begin P <= MULT_result; // 输出更新后的协方差 end endcase end endmodule有符号数处理技巧：由于Verilog中 [15:0] 默认是无符号数，代码巧妙地通过先取绝对值做减法，再根据大小关系决定加减，避免了有符号数运算的复杂性。（4）Kalman_ctrl：数据源控制该模块模拟了传感器数据源。实际应用中，这里可以替换为ADC接口、串口接收或传感器总线（如I2C/SPI）。 4.3 10级流水线时序 pasted_1786519515333_7gcyvi.png图片每个滤波周期 = 10个时钟周期 @ 50MHz = 200ns，即每秒可处理500万次滤波迭代，这是硬件加速相比软件的巨大优势。五、Python vs Verilog：对比分析对比维度Python实现Verilog实现数据表示IEEE 754 双精度浮点（64位）16位定点整数 + 缩放因子运算精度高（~15位有效数字）有限（受限于位宽和缩放策略）执行速度受限于CPU，~μs级50MHz时钟，200ns/次迭代资源消耗内存（MB级）LUT/FF/DSP（硬件资源）开发难度低，代码简洁高，需处理时序、缩放、位宽适用场景算法验证、仿真、离线分析实时嵌入式、FPGA加速、ASIC可移植性跨平台依赖具体FPGA/ASIC工艺关键差异——定点数缩放： Python中可以直接写 Kg = P_pred / (P_pred + R)，而Verilog中必须手动管理数值范围： # Python：自然优雅 Kg = P_pred / (P_pred + R) # 0.09... X = X_pred + Kg * (z - X_pred)// Verilog：需要精心设计的缩放 // P_last * 100 -> ADD -> /100 -> DIV -> Kg // Kg / 10 -> MULT -> /10 -> ADD -> X这种"不优雅"是硬件实现的代价，但也是达到实时性能的必要手段。六、总结卡尔曼滤波是机器人状态估计的基石算法。本文从机器人位置估计这一经典场景出发：原理层面：梳理了卡尔曼滤波的五大核心公式，阐明了预测与更新的闭环逻辑。 Python层面：利用浮点运算实现了算法原型，验证了滤波器对噪声的抑制效果和增益收敛特性。 Verilog层面：设计了10级流水线的定点数实现，通过缩放因子策略在16位位宽下完成了滤波运算，达到了200ns/次迭代的实时性能。两种实现方式各有其用：Python用于"想清楚"，在算法层面验证正确性；Verilog用于"跑得快"，在硬件层面实现实时处理。在实际工程中，通常先用Python/MATLAB进行算法仿真和参数整定，再将验证通过的算法移植到Verilog/VHDL进行硬件部署——这正是从算法到芯片的完整开发流程。工程参考代码清单 Python仿真代码见上文第三节完整代码。 Verilog完整工程文件

FPGA&ASIC 通信&信息处理 VLSI&IC验证软硬件算法 # 信号处理 # Verilog # ASIC/FPGA # 软件算法

刘航宇 8月12日
1 129 3
2026-08-11
谈谈电子信息就业与在国企从事FPGA工程师工作一年的感受摘要本文讲述了一位电子系硕士毕业生在国企从事FPGA工程师工作一年的感受。作者分享了工作体验、FPGA行业特点、国企的“稳”与“慢”，并给在读生提出建议，强调早定位就业方向，坚持学习与总结。关键词：电子信息就业, FPGA工程师, 国企工作, FPGA设计, 职业规划1、前期概括 2025年从西北大学电子系硕士毕业，在西安三环内一家国企上班，位置还不错，并工作于自己喜欢的岗位。读研三年我找到了我喜欢从事的行业。在本科时候就很喜欢嵌入式、FPGA领域，因此大学课余之时，常常自学STM32、Linux、Verilog语法。 blob图片随着年龄的增加、认知能力的提升，读研期间发现自己对FPGA、数字电路的学习与领悟能力比嵌入式更高，我硕士期间项目也比较吻合从事LoRa通信物联网研究、无人机避障软硬协同研究，因此我硕士阶段主要是以FPGA学习为主、嵌入式和算法学习为辅，在2022~2024年期间，我的博客https://ee.ac.cn也产出了大量优秀的技术文章，阅读量不乏有几年甚至上万，所以做为一名工科生来说，非常建议大家可以写技术博客或者是找个平台记录起来。在我研三找工作时候发现个人简历中出现博客在很多企业都会特别关注。 pasted_1786428918785_27cs6m.png图片好在功夫不负有心人，最终也收获到了FPGA、嵌入式和IC的offer，我最终选择了本地国企FPGA工程师，目前上了一年班了，和心里预期一样，总体还是不错的。六险二金，足额缴纳，多了一笔企业年金，吃饭什么的食堂做的挺好，国家和公司补贴每顿18元，实际付款4元，这4元也是用每月补贴600元的饭卡支付，600元花不完可以买生活用品或者去华润消费，住宿话有员工宿舍是两人间，不过我没有住宿舍自己租房住。 2、工作体验刚入职时候，公司对每个新人有完整的培养体系，安排导师，刚开始就像换个大学去上课，有操场、文体中心、上课的教室，大概培养1~2个月开始，就开始慢慢接触项目，直到现在成为项目组不可缺少一员。工作状态和私企还是有明显区别，做为FPGA工程师我个人感觉是工作紧张和松弛都是有度，大多数情况下当天的活当天可以干完，到点下班还是可以的，法定节假日如果不是项目特别着急也可以正常休假，一年有三个大假期在春节、国企和8月份时候，和之前在私企实习相比感觉自己还可以活的像个人，而不是动物。 2.1、谈谈FPGA pasted_1786432958554_utsafb.png图片 FPGA这个行业，本质是比硬件偏一点一点软件，比软件非常偏硬件，也可以理解为嵌入式的最底层设计或者面向基础芯片的数字电路式驱动开发。根据自己实习和工作的所见所闻来说，越偏软件越容易出现加班，无论私企还是国庆，越偏硬件“卷”的程度越低，加班压力排名：纯软>嵌入式>FPGA/IC>硬件工程师。某种程度来说，软件方向似乎在一直内卷，高考录取分“卷”、考研竞争“卷”、工作加班“卷”，电子信息专业从事硬件的你，有时候转方向到软件方向未必是一件好事。 2.2、要做好从"写代码"到"做产品"的思维转变工作时候不要认为是学校里的那一套：算法验证通过、仿真没问题、上板跑起来，就算交差了。但在这里，FPGA不是实验室里的Demo，而是流程与规矩。一份FPGA设计从需求分析到最终交付，中间要经过需求追溯、架构评审、代码审查、仿真验证、综合实现、时序收敛、硬件在环测试……每一个环节都有文档、有签字、有基线。流程多不是为了烦人，而是立住流程规矩，好比短剧、小说中中常有“不守规矩流程”的人酿成大祸或者用户流失，规矩流程其实是一种内部的保证。 2.3、国企的"稳"与"慢" 稳，体现在资源和平台上。项目周期以年为单位，不会今天立项明天砍。你有足够的时间去打磨一个设计，去反复迭代优化。培训体系相对完善。更重要的是，你参与的项目往往有国家战略背景，这种"做实事"的成就感，是单纯追求技术时髦无法替代的。慢，体现在决策和响应上。一个工具链的升级，可能需要层层审批；引入一个新的IP核，可能要经过漫长的合规审查；想尝试敏捷开发？在这里，"瀑布模型"依然是主流。对于习惯了互联网"小步快跑"的人来说，这种节奏确实需要适应。在国企，"推事"比"做事"更需要技巧。需要学会写工作文档要点、跨部门协调。技术能力决定了你的下限，但沟通能力和对规则的理解，决定了你的上限 3、写在最后的对各位在读生的建议无论是本科还是硕士，要趁早定位出“合适”自己的就业方向，无论是软件、硬件还是其他行业，朝着这个方向学习、总结、记录、复盘，坚持一两年将会对你就业有很大帮助。大环境不好，要先收割offer，再看offer的这个工资、地点合不合适，是追求央国企的相对稳定还是大厂的高薪，对于我们人生这条路要走的还长，值得每个人都静下来心来思考思考。

我的随笔工作办公 # 随笔

刘航宇 8月11日
0 180 4
AI时代，个人技术博客何去何从？还有必要写吗？六年博主带你摆脱困境摘要在AI时代，个人技术博客仍有价值。博客应回归个人思考的存档和人格的显影，而非追求流量。通过GEO优化，博客可适应AI时代，成为人类思考的纪念碑。关键词：AI时代,个人博客,技术博客,SEO优化,博客写作先说结论，无论是否是计算机或者电子信息类专业，是有必要写博客或者学习日志的，这一点十分重要。对于大学生、研究生、工作的开发者来说，长期坚持写作和记录，以后自己每每复盘起来十分有收获。博客或个人日志首先要做好给自己看的准备，再考虑给其他人看，AI时代也要做好给AI看的准备。目录 AI时代，个人博客何去何从？还有必要写吗？一、从"搜索-点击-阅读"到"提问-即答-关闭" 二、以我的博客为例受到AI的冲击及影响(EE学术-刘航宇的博客)AI出来前上万阅读量 AI出来后阅读量破碎评论量变化二、浏览器衰落，博客回归"私域"流量三、把博客进行GEO优化，适应时代做出改变3.1. 创建 llms.txt 3.2修改 robots.txt 允许 AI 爬虫 3.3 在 Typecho 主题中注入 Schema.org JSON-LD 3.4 页面级元标记：表达使用意图四、时代下的博客后记1. 把博客当作"给未来自己的信" 2. 接受"零流量"的常态 3. 与 AI 分工，而非竞争 AI时代，个人博客何去何从？还有必要写吗？我们正处在一个信息获取方式的剧变期，当越来越多人习惯在对话框里直接获得答案，当浏览器的标签页不再频繁切换，当知乎、Quora 等问答社区的日活持续走低——我们似乎正在见证一个旧时代的落幕。但正是在这样的时刻，写博客反而有了比以往更不可替代的意义。一、从"搜索-点击-阅读"到"提问-即答-关闭" 一个不容忽视的趋势正在发生：人们越来越少打开浏览器，越来越少刷问答 APP。过去，获取信息的标准路径是：打开浏览器 → 输入关键词 → 在搜索结果中筛选 → 点进某个博客或论坛 → 阅读、比对、提炼答案。这个过程虽然繁琐，却让无数独立博客获得了被发现的入口。但现在，路径被压缩到了极致：打开 AI 对话窗口 → 提问 → 获得一段结构清晰、直接可用的答案 → 关闭。ChatGPT、Kimi、Perplexity、DeepSeek……这些工具正在以惊人的效率替代传统搜索和问答社区。浏览器变成了"偶尔才打开的工具"，问答 APP 里的高赞回答在 AI 生成的摘要面前显得冗长而低效。这意味着什么？意味着为"搜索引擎优化"而写的博客，正在失去它最大的流量入口。如果你的博客存在的意义只是被百度或 Google 索引、被知乎推荐算法分发，那么它的价值确实在快速贬值。AI 比你会写摘要、比你会组织知识点、比你更懂用户想问什么。在"即问即答"的新范式下，传统的内容生产模式正在被降维打击。二、以我的博客为例受到AI的冲击及影响(EE学术-刘航宇的博客) https://ee.ac.cn AI出来前上万阅读量 pmT3MEF.png图片 AI出来后阅读量破碎 pmTyQOS.png图片评论量变化总评论有555，但基本都是以前访客的评论，近一年也是寥寥无几 pasted_1785935444361_70pzvb.png图片 pasted_1785935373508_3vwsyn.png图片二、浏览器衰落，博客回归"私域"流量但流量入口的消失，未必是坏事。它迫使我们去回答一个更本质的问题：如果没人通过搜索偶然点进我的博客，我写它还有什么用？答案恰恰藏在问题里：博客本来就不该是为了"被偶然发现"而存在的。浏览器使用率下降、问答 APP 式微，本质上是在淘汰一种内容消费模式——被动投喂式的信息获取。当 AI 可以即时生成答案，人们不再需要去翻十篇博客找一篇能用的；当问答社区的热榜被 AI 摘要取代，那些为了点赞而写的"正确的废话"也失去了舞台。这反而为博客清场，让它回归最纯粹的功能：一个人的数字自留地。，它的价值不体现在访问量上，而体现在思考的存档和人格的显影上。博客失去了来自搜索的“泛流量”，以前无论外行人还是内行人均有概率搜到我们的博客，但是AI时代可以让博客的流量更纯粹，AI一方面帮“提问的人”过滤无关的资料，另一方面也给博客带来了内行人的流量，博客的阅读者则是更贴合博客文章的领域。比如博主在ki某AI的提问中发现，AI把我的文章作为参考文献放在第一位 pmT3PAg.png图片传统网页的SEO优化，有必要。但现在GEO（AI检索）在一定程度上高于SEO优化，我们要做好把给人看模式，改为给机器看，但又不能让机器不尊重我们的写作，必须让AI知道，你可以参考我们的文章，但必须标注来源。三、把博客进行GEO优化，适应时代做出改变世界是不断变化的，一成不变终会被淘汰，这一点适合任何事物，包括技术博客。浏览器、搜索引擎都会受影响，但是我们作为底层知识库的提供来说，AI并不会来取代我们文章，而是学习我们的文章，这样我们的博客流量会转为“AI访问”以及“提问AI者访问”。为了让AI学习过程中更好的尊重我们，以typecho博客为例GEO可以这样优化。 3.1. 创建 llms.txt 在 Typecho 站点根目录（和 usr/ 同级）新建文件 llms.txt，内容markdown语法： # 网站名称 / 实体名称 ## 概述 - 一句话描述你是谁/网站是做什么的 - 关键标签/领域 ## 核心页面 - [页面标题](URL) — 一句话描述 - [页面标题](URL) — 一句话描述 ## 主要内容分类 ### 分类A - [文章标题](URL): 简短描述 - [文章标题](URL): 简短描述 ### 分类B - [文章标题](URL): 简短描述 ## 关于作者/实体 - 姓名、身份、资质 - 联系方式（可选） ## 内容政策 - 所有内容均为原创3.2修改 robots.txt 允许 AI 爬虫同样在根目录，修改robots.txt文件为 User-agent: * Allow: / Allow: /index.php/archives/ Allow: /index.php/sitemap.xml # 允许所有主流 AI 爬虫（屏蔽 = 零曝光） User-agent: GPTBot Allow: / User-agent: ClaudeBot Allow: / User-agent: PerplexityBot Allow: / User-agent: KimiBot Allow: / User-agent: Bytespider Allow: / # 禁止抓取附件/图片（防止 AI 直接展示你的图片而不访问网站） User-agent: * Disallow: /usr/uploads/ Disallow: /admin/ Disallow: /install/ Sitemap: https://ee.ac.cn/index.php/sitemap.xml3.3 在 Typecho 主题中注入 Schema.org JSON-LD Typecho 动态站的优势是可以通过主题模板统一注入结构化数据，让AI尊重你的博客，并告知提问者。修改主题 header.php 或 post.php 在主题的标签内添加（根据页面类型区分）：首页/个人页（Person Schema）： <?php if($this->is('index')): ?> <script type="application/ld+json"> { "@context": "https://schema.org", "@type": "Person", "name": "刘航宇", "jobTitle": "FPGA工程师", "worksFor": { "@type": "Organization", "name": "西北大学电子工程系" }, "knowsAbout": ["ASIC", "FPGA", "嵌入式系统", "人工智能", "电子通信考研", "西北大学843"], "url": "<?php $this->options->siteUrl(); ?>", "email": "hyliu@ee.ac.cn", "description": "严谨、务实、求真" } </script> <?php endif; ?>文章页（Article Schema）： <?php if($this->is('post')): ?> <script type="application/ld+json"> { "@context": "https://schema.org", "@type": "BlogPosting", "headline": "<?php $this->title(); ?>", "author": { "@type": "Person", "name": "刘航宇", "url": "<?php $this->options->siteUrl(); ?>" }, "datePublished": "<?php $this->date('c'); ?>", "dateModified": "<?php $this->date('c'); ?>", "publisher": { "@type": "Person", "name": "刘航宇" }, "description": "<?php echo htmlspecialchars($this->fields->summary ?? strip_tags($this->excerpt(150))); ?>" } </script> <?php endif; ?>3.4 页面级元标记：表达使用意图在 Typecho 主题中加入以下 meta 标签：  <meta name="robots" content="index, follow, max-snippet:-1, max-image-preview:large">  <meta name="ai" content="noai"> <meta name="usage" content="index, cite, no-synthesize">  <meta name="robots" content="noarchive">四、时代下的博客后记 AI 有一个永远无法填补的黑洞：它不是你。它没在你凌晨三点调试 FPGA 时烧坏过板子，它没经历过你第一次独立负责适航认证时的焦虑，它没在某个雨后的西安街头突然想通一个架构问题。这些嵌入在具体时空里的个人经验，是任何大模型都无法生成的稀缺资源。当浏览器和问答 APP 的使用率下降，人们通过 AI 获取"是什么"和"怎么做"的成本趋近于零。但"我当时是怎么想的""我为什么走了这条弯路""这个决策背后的纠结"——这些带体温的叙事，只能来自一个真实的人。一些务实的建议 1. 把博客当作"给未来自己的信" 既然越来越少人会通过浏览器偶然发现你，那就把预期读者从"陌生的搜索用户"调整为"六个月后的自己"。记录那些你此刻觉得理所当然、但未来一定会忘记的细节。 2. 接受"零流量"的常态在问答 APP 都日活下滑的时代，个人博客没有阅读量是正常的。你的目标不是 10w+，而是在这个越来越由 AI 生成的互联网里，保留一小块确定由人类书写的领土。 3. 与 AI 分工，而非竞争用 AI 做资料整理、语法检查、代码片段生成；但核心观点、个人判断、情感体验必须亲手写。未来最好的博客，是"人的洞察力 + AI 的辅助效率"的混合体。 "当浏览器成为遗迹，博客不会成为废墟——它会成为纪念碑，纪念那个还愿意缓慢思考的人。" 写于 2026 年 8 月 · 西安

我的随笔 # 随笔

刘航宇 8月6日
3 177 6
在FPGA上部署轻量BP神经网络-Python与Verilog：信号检测实战摘要本文介绍了在FPGA上部署轻量BP神经网络进行信号检测的实战，包括系统架构、神经网络模型设计、FPGA硬件实现详解以及关键优化技巧，实验结果表明该方案功耗低、性能好。关键词：FPGA, BP神经网络, 信号检测, 低功耗, 实时处理目录储备知识：一、背景：为什么要在FPGA上跑神经网络？二、系统整体架构三、神经网络模型设计：极致轻量四、FPGA硬件实现详解4.1 串并转换模块（Serial-to-Parallel 4.2 数据归一化模块 4.3 隐藏层神经元模块（核心计算单元） 4.4 ReLU激活函数模块 4.5 输出层神经元模块 4.6 阈值判断模块五、关键优化技巧5.1 归一化的"逆向"处理 5.2 权值二值化（BWN）降低功耗 5.3 亚稳态消除六、实验结果：功耗与性能七、总结与思考 python和verilog源程序下载储备知识：我们在前文讲了BP神经网络算法和激活函数 BP神经网络算法 https://ee.ac.cn/index.php/archives/612.html 激活函数讲解 https://ee.ac.cn/index.php/archives/617.html 一、背景：为什么要在FPGA上跑神经网络？在无源物联网（Battery-free IoT）和反向散射通信（Backscatter）场景中，传统的信号检测方法（如能量检测）虽然电路简单，但无法区分同频段的多种信号，且受噪声影响大；而基于PC或GPU的深度学习方案虽然精度高，但功耗动辄数十瓦，显然无法部署在依赖能量采集的微瓦级标签上。核心矛盾在于：缺乏一种检测精度高、功耗极低（毫瓦级）、且能实时处理的解决方案。答案是将轻量级的BP神经网络部署到低功耗FPGA上，在边缘端完成信号推理。二、系统整体架构整个检测系统的链路如下： graph LR subgraph 射频前端 A[目标信号] --> B[天线] B --> C[阻抗匹配] C --> D[LNA放大] end subgraph 信号处理 D --> E["包络检波(ENV)"] E --> F["ADC采样<br>1MSPS, 12bit"] end subgraph 智能决策 F --> G["FPGA<br>BP神经网络推理"] G --> H[调制控制信号] end在FPGA内部，BP神经网络负责识别当前输入的512点采样数据是否为目标信号的前导码（Preamble）。一旦识别成功，输出控制信号，开启后端的Backscatter调制模块。 FPGA选型：Actel IGLOO/e系列 AGLE600V5-FG484。选择它的原因是： Flash架构：上电即运行，无需外部配置芯片，适合无源系统；超低功耗：静态功耗仅0.046mW，适合能量采集场景；资源适中：13824个逻辑单元，足以容纳轻量级网络。三、神经网络模型设计：极致轻量为了在FPGA上高效部署，网络结构必须足够"轻"。本文设计的网络结构如下： pasted_1785558315326_lc6zyp.png图片层级神经元数说明输入层512对应ADC采集的一条信号的512个采样点隐藏层2仅2个神经元，大幅降低计算量输出层1二分类：是目标信号(1) / 非目标信号(0)激活函数：隐藏层和输出层均采用 ReLU。 $$f(x) = \max(0, x)$$ 选择ReLU的原因不仅是训练效果好，更重要的是硬件实现极其简单——只需一个比较器判断正负，无需计算指数或乘法，这对FPGA非常友好。 pasted_1785561816152_bsny25.png图片训练环境：TensorFlow/Keras，使用Adam优化器和MSE损失函数。在真实环境数据集上训练后，测试集识别准确率可达 95.76%。 pasted_1785561967835_yy5zgm.png图片四、FPGA硬件实现详解 FPGA内部的神经网络是一个纯推理引擎。本节按数据流方向，逐个拆解每个模块的设计思路和Verilog实现要点。 pasted_1785562098406_gf64mu.png图片整体RTL结构如下： pasted_1785563631508_f74j4w.png图片 4.1 串并转换模块（Serial-to-Parallel pasted_1785563649652_chqrj8.png图片 ADC（ADS7042）在片选信号CS拉低后，先输出2个前导0，再输出12位有效数据（D11→D0），每个数据位占用一个CLK周期。设计要点： CS和CLK由FPGA内部产生，CS每16个CLK周期拉低一次；在CS下降沿开始，用计数器对串行数据移位寄存；凑齐12位有效数据后，输出一组并行数据 adc_data[11:0]。波形图 pmhbofe.png图片 module serial_p(input data0_in,input cs,input clk,output[12:0] data0_out,input rst); reg[11:0] temp; reg[12:0] save; integer count; integer cnt; always @(negedge clk or negedge rst) begin if(!rst) begin//reset temp<=12'b000000000000; count<=-1; save<=12'b111111111111; cnt<=-1; end else if(cs&&count%16==0) begin save<={1'b0,temp}; count<=1; cnt<=cnt+1; if(cnt==512) begin cnt<=1; end end else if(cs) begin temp<=12'b0; count<=1; end else if(count<3) count<=count+1; else begin temp<={temp,data0_in}; count<=count+1; end end assign data0_out=save; endmodule 4.2 数据归一化模块问题：训练时，输入数据被归一化到 [0, 1.8]（对应ADC参考电压1.8V）。如果在FPGA中直接用除法做 Vin = adc_data / 4095 * 1.8，会消耗大量逻辑资源（FPGA做除法器代价极高）。解决方案：在软件端完成归一化，FPGA端只做整数运算。具体做法：在Python/Keras训练时，将输入数据 x 归一化为 x_norm = x / 4095 * 1.8；在提取权值时，将第一层权值 w 除以 1.8 并放大 1024 倍取整；这样FPGA输入的原始ADC值 adc_data（范围0~4095）直接与预处理后的权值相乘，等效于完成了归一化+加权。 # 创建一个自定义的回调对象 cb = MyCallback() # 以只读方式打开训练数据文件 with open('/content/work/data/data.txt') as traindata: # 读取文件内容 data = traindata.read() # 将文件内容转换为numpy数组，并将数据类型转换为float，并将数组形状调整为(47100, 2) data = np.array(list(data.split()), dtype=float).reshape((47100, 2)) # 创建一个最大最小归一化对象 min_max_scaler = preprocessing.MinMaxScaler() # 归一化 data = data * (1/65535) # 以只读方式打开训练标签文件 with open('/content/work/data/label.txt') as labda: # 读取文件内容 labels = labda.read() # 将文件内容转换为numpy数组，并将数据类型转换为float，并将数组形状调整为(47100, 2) labels = np.array(list(labels.split()), dtype=float).reshape((47100, 2)) # 对data和labels进行乱序，保持它们的对应关系 # 为了保持对应关系，需要先将data和labels沿着第二个维度拼接起来，形成一个(100, 4)的数组 # 然后对这个数组进行乱序，再将它们沿着第二个维度分开，还原成data和labels data_labels = np.concatenate((data, labels), axis=1) np.random.shuffle(data_labels) data = data_labels[:, :2] labels = data_labels[:, 2:]FPGA端实现：实际上，归一化模块在FPGA中被合并到了权值预处理阶段，硬件上不需要额外的归一化电路。但为了模块化清晰，也可以显式设计一个"电压映射"模块，将12bit ADC码值转换为定点数格式：工程建议：永远不要在FPGA里做除法。所有线性变换（归一化、缩放）都应在软件端合并到权值中，FPGA只做整数乘加。 4.3 隐藏层神经元模块（核心计算单元）隐藏层的数学表达式： $$y = \text{ReLU}\left( \sum_{i=1}^{512} x_i \cdot w_i + b \right)$$ , i = 1..512 工程难点： 512次乘累加如果在一个时钟周期完成，需要512个乘法器，资源爆炸；如果纯串行完成，需要512个时钟周期，一条chirp要512×512=262144个周期，太慢。解决方案：采用串行MAC流水线 + 双缓冲FIFO 架构。设计思路：权值存储：512个权值和1个偏置在编译时以 reg [31:0] w[0:511] 形式固化在FPGA中； FIFO缓存：ADC每输出一个采样点，立即写入FIFO。FIFO深度设为16即可（只要保证不溢出），因为读出速度（MAC运算）和写入速度（ADC采样）基本匹配；串行MAC：每个时钟周期从FIFO读出一个数据 xi，与对应的 wi 相乘，累加到累加器 acc； 512个周期后：累加器结果加上偏置 b，送入ReLU模块。 pasted_1785563798085_32317i.png图片 FIFO波形图 pmhqDBt.png图片关键设计细节：位宽设计：输入22bit × 权值32bit = 乘法结果54bit，累加512次需要额外9bit，因此累加器至少需要 63bit。如果位宽不够，累加会溢出，导致结果完全错误。时序约束：乘法器和加法器要满足16MHz时钟的建立保持时间。如果组合逻辑延迟太大，需要插入流水线寄存器（将乘法器和加法器分两级完成）。双神经元并行：隐藏层有2个神经元，需要例化两个上述模块，各自独立的权值存储和累加器，但共享同一个FIFO输入。 4.4 ReLU激活函数模块 ReLU的硬件实现是整个网络中最简单的部分： pmhqWcj.png图片 module relu ( input wire clk, input wire rst_n, input wire [31:0] x_in, // MAC+bias结果 input wire x_valid, output reg [31:0] y_out, output reg y_valid ); always @(posedge clk or negedge rst_n) begin if (!rst_n) begin y_out <= 32'd0; y_valid <= 1'b0; end else begin y_valid <= x_valid; if ($signed(x_in) >= 0) y_out <= x_in; else y_out <= 32'd0; end end endmodule4.5 输出层神经元模块输出层只有1个神经元，输入是隐藏层2个神经元的输出： $$\text{output} = \text{ReLU}\left( h_1 \cdot w'_1 + h_2 \cdot w'_2 + b' \right)$$ 这个模块与隐藏层类似，但逻辑资源消耗极小。 pmhq7NT.png图片 module nerual_out( clk, rst,x1,x2,data_out ); input clk, rst; input signed[0:49] x1,x2; output signed[79:0] data_out; //<statements> //reg signed[0:28] weight[0:1]; reg signed[0:7] save,save1,save2; localparam bais=-50'd214979034352654; //localparam bais = -26'd6406874; localparam weight0 = 29'd22506522; localparam weight1 =-29'd341584992; //integer bais; integer count; always @(negedge clk or negedge rst) begin if(!rst) //reset,set values and bias begin // bais<=-50'd214979034352654; // weight[0]<=29'd22506522; // weight[1]<=-29'd341584992; save<=0; save1<=0; save2<=0; count<=0; end else begin save1<=x1*weight0; save2<=x2*weight1; count<=count+1; if(count>518) save<=save1+save2+bais;//Multiply the input by the weights and add up the results end end assign data_out=save; endmodule4.6 阈值判断模块为什么需要阈值判断？前面提到，我们在保存权值时将所有参数扩大了 1024 倍（即 $2^{10}$）。这意味着：隐藏层的输出值也被放大了约1024倍；输出层的计算结果同样被放大；原本训练时，输出层ReLU后大于0即判定为目标信号；现在由于数值被放大，不能简单以0为界，需要设定一个等效的阈值。阈值推导：原始判定边界：输出 > 0.5（二分类常用阈值）；放大后等效边界：threshold = 0.5 × 1024 × 1024 = 524288；实际上，由于隐藏层和输出层都放大了1024倍，总放大倍数为 $1024^2 = 1048576$，因此： threshold = 0.5 × 1048576 = 524288。波形图 pmhqXv9.png图片五、关键优化技巧 5.1 归一化的"逆向"处理再次强调这个最重要的优化：处理方式FPGA资源消耗推荐度FPGA内做除法（adc/4095）极高，需除法器IP❌FPGA内用移位近似除法中等，精度损失大△权值预处理（本文方法）零额外消耗✅具体做法：训练时归一化：$V_{\text{in}} = \frac{\text{adc_data}}{4095} \times 1.8$；提取权值时：$w' = \frac{w}{1.8} \times 1024$，取整； FPGA输入：直接使用原始ADC值 $x$（0~4095）；等效运算。 5.2 权值二值化（BWN）降低功耗为了进一步压缩模型、降低功耗，本文采用了 Binary-Weight-Networks (BWN) 对权值进行二值化：权值只取 +1 或 -1；引入缩放因子 α 保证量化后的权值尽可能接近原始浮点权值。二值化后，乘法运算退化为加减法或符号位判断，FPGA资源占用和动态功耗大幅下降。虽然精度略有损失，但在本场景中仍能保持97%以上的识别率。二值化乘法器的Verilog实现： // 二值化权值乘法：只需判断符号 wire signed [31:0] product; assign product = bin_weight ? x_in : -x_in; // bin_weight=1为正，0为负相比32bit×32bit的硬件乘法器，这个逻辑几乎不消耗DSP资源。 5.3 亚稳态消除 ADC数据输入和CS信号是异步信号（相对于16MHz系统时钟），必须做双级触发器同步，防止亚稳态传播： reg adc_dat_d1, adc_dat_d2; always @(posedge clk) begin adc_dat_d1 <= adc_dat; // 第一级 adc_dat_d2 <= adc_dat_d1; // 第二级（稳定后使用） end wire adc_dat_sync = adc_dat_d2;六、实验结果：功耗与性能通过 Actel Libero SOC 对FPGA各模块进行功耗仿真，结果如下：工作模式静态功耗动态功耗总功耗空闲态0.046 mW00.046 mW正常工作0.046 mW2.79 mW2.835 mWFlash*Freeze模式0.115 mW00.115 mW2.835 mW 的总功耗，对于低功耗设备来说是完全可以接受的。各子模块动态功耗分解：串并转换：0.01 mW 隐藏层神经元（含FIFO）：0.083 mW ReLU激活：0.067 mW 输出层神经元：0.067 mW 七、总结与思考本文介绍了一套完整的从算法到硬件的轻量化神经网络部署方案：算法层：针对低功耗约束，设计了512-2-1极简BP网络，避免使用CNN/RNN等重算力模型；数据层：在真实环境中采集目标信号，建立含噪样本库，并通过数据增强提升泛化能力；硬件层：基于Actel低功耗FPGA，用FIFO流水、整数运算、ReLU硬判决、权值二值化等手段，实现了毫瓦级推理；系统层：与射频前端（LNA、包络检波、ADC）紧密配合，形成完整的标签信号检测链路。可扩展性：该FPGA神经网络框架不仅可用于目标信号检测，只需更换训练数据集和权值参数，即可用于FMCW、RFID等其他射频信号的识别，具备良好的通用性。 python和verilog源程序下载

FPGA&ASIC 通信&信息处理机器学习软硬件算法 # 信号处理 # ASIC/FPGA # 机器学习 # 软件算法 # 物联网 # Python

刘航宇 8月1日
0 119 8
数字IC设计项目高性能FFT芯片设计（前后端全流程）摘要本项目基于SMIC 0.18 μm工艺，设计并实现了16点基-4 FFT算法芯片，工作频率135 MHz，面积4.6953 mm²，单次FFT能耗5.25×10⁻⁶ mJ。项目涵盖RTL建模、功能仿真、逻辑综合与物理实现，并提供了源码与项目文件。关键词：数字IC设计, FFT芯片, 高性能, 16点基-4 FFT算法, 定点数表示目录一、设计规范简介1.1 功能描述 1.2 性能指标能耗计算单位面积功耗时间操作次数二、电路性能分析与结构设计2.1 性能估算面积开销运算性能吞吐率带宽工作频率 2.2 硬件结构图 2.3 流水线时序设计 2.4 时序过程三、RTL 模型与仿真验证3.1 验证方法 3.2 验证平台搭建 3.3 仿真验证结果3.3.1 功能点验证 3.3.2 第一组数据验证对比 3.3.3 测试向量 3.3.4 仿真性能统计四、逻辑综合策略与结果4.1 逻辑综合流程参数设置 4.2 逻辑综合结果时序结果面积结果功耗结果资源使用设计违例五、物理实现与结果分析5.1 ICC 设计步骤5.1.1 数据设定 (Data Setup) 5.1.2 布局规划 (Floorplanning) 5.1.3 布局 (Placement) 5.1.4 时钟树综合 (CTS) 5.1.5 布线 (Routing) 5.2 ICC 设计结果5.2.1 芯片概貌 5.2.2 时序结果 5.2.3 面积结果 5.2.4 功耗结果 5.2.5 芯片压降 5.2.6 拥塞分析 5.2.7 资源使用 5.2.8 设计违例六、设计总结6.1 遇到的主要问题 6.2 相应的解决思路 6.3 关键优化点乘法器优化（频率提升核心）七、参考资料八、项目工程下载（源码、文档和参考文献）一、设计规范简介 1.1 功能描述本次课程设计的核心目标是实现一个高能效的快速傅里叶变换（FFT）电路，具体规格如下：算法：16 点基-4 FFT 算法输入数据：实部与虚部均为 17 bit（1 bit 符号位 + 8 bit 整数位 + 8 bit 小数位）旋转因子：实部与虚部均为 8 bit（1 bit 符号位 + 7 bit 数据位）数据格式：定点数表示，如图 1 所示图 1 16 点基-4 FFT 蝶形运算原理图 pasted_1785032408236_t4qsdl.png图片图 2 数据表示方式（17 bit 输入 / 8 bit 旋转因子）运算数据的实部虚部均为17 bit 而旋转因子的实部与虚部为8 bit pm2xSTf.png图片1.2 性能指标评价指标具体数值完成一次 16 点 FFT 运算的能耗5.25118208 × 10⁻⁶ mJ单位面积功耗时间 FFT 操作次数4.1987688 × 10⁴ 次/(mm²·mW·s)工作频率135.135135 MHz面积开销4.695300 mm²能耗计算单次 FFT 能耗 = 每秒能耗 / 每秒 FFT 运算次数 = 44.3512 mW/s / (1 / (16 × 7.4 ns)) = 5.251182 × 10⁻⁶ mJ单位面积功耗时间操作次数单位面积功耗时间 FFT 操作次数 = 每秒 16 点 FFT 运算次数 / (面积 × 功耗 × 时间) = (1 / (16 × 7.4 ns)) / (4.535456 mm² × 44.3512 mW × 1 s) = 4.1987688 × 10⁴ 次/(mm²·mW·s)二、电路性能分析与结构设计 2.1 性能估算面积开销芯片共有 90 个管脚，布局尺寸计算如下：长：76 μm × 23 + 210 μm × 2 = 2168 μm = 2.168 mm 宽：76 μm × 22 + 210 μm × 2 = 2092 μm = 2.092 mm 总面积：2.168 mm × 2.092 mm = 4.535456 mm² pasted_1785034131111_9ws1vf.png图片运算性能每秒可完成 FFT 运算次数 = 1 s / (16 × 7.4 ns) = 8.445946 × 10⁶ 次吞吐率芯片采用串行输入输出方式，每 16 个周期完成一次信号输入，从输入第 13 个信号时开始蝶形运算，经过 8 个周期完成运算，再经过 16 个周期输出：单次运算周期：13 + 8 + 16 = 37 个周期单次运算吞吐率：1 / (37 × 7.4 ns) = 3.65 × 10⁶ 次/秒由于采用了三级流水线架构，在连续运算足够多的情况下：流水运算周期：16 个周期（每周期输出一个结果）流水吞吐率：1 / (16 × 7.4 ns) = 8.45 × 10⁶ 次/秒带宽存储器时钟频率和数据输入速度保持恒定，峰值带宽与平均带宽相同：带宽 = 17 bit × 2(实部+虚部) × 135.135135 MHz = 4.595 Gbps工作频率工作频率 = 1 / 时钟周期 = 1 / 7.4 ns = 135.135135 MHz2.2 硬件结构图图 3 电路硬件结构图 pm2x9k8.png图片整个电路分为以下模块：模块名称文件名模块类型功能描述控制模块ctrl时序逻辑控制电路中各个模块的运行时序串转并模块s_p时序逻辑将串行输入的数据整合为并行并改变顺序复选器mux时序逻辑按照 FFT 级数选择进入运算模块的数据中转存储模块reg1时序逻辑存储并转发两级 FFT 运算间的运算数据运算模块（蝶形运算）butterfly组合逻辑进行四输入蝶形运算乘法器multi16组合逻辑计算数据与旋转因子间的乘法并转串模块p_s时序逻辑将并行输出的数据分解为串行并倒位序2.3 流水线时序设计时钟周期1-1617-2122-2930-37input第 N 组输入数据到 REG1第 N+1 组输入数据到 REG1——calculate—两级蝶形运算两级蝶形运算—output——第 N-1 组从 REG3 输出第 N 组从 REG3 输出2.4 时序过程 pasted_1785033901140_9815cd.png图片三、RTL 模型与仿真验证 3.1 验证方法 FFT 芯片的验证包括两部分：输出结果验证：通过 testbench 输入数据，将仿真输出与理论正确结果对比流水线验证：一次输入多组数据，观察电路是否能流水式执行 3.2 验证平台搭建在 ModelSim SE-64 10.1c 中，将所有模块的 Verilog 代码通过 top 文件连接，撰写 testbench 从指定文本文件读入输入数据并进行计算。 3.3 仿真验证结果 3.3.1 功能点验证取三组输入作为测试向量，验证输出结果正确性与流水线功能。图 4 测试波形（流水线时序验证） pmR29yj.png图片从波形可见，p_s 模块数据按预期工作：每周期进入 4 个数据，逐个输出，上一组数据输出完毕后下一周期立即输出下一组，流水式执行衔接良好。3.3.2 第一组数据验证对比 X[k]理论输出（实部）实际输出（实部）理论输出（虚部）实际输出（虚部）X[0]0_00010010_000000000_00010001_110010000_00010010_000000000_00010001_10111000X[1]0_00000101_011011100_00000101_010111101_11110000_101110101_11110000_11100101X[2]1_11110110_000000001_11110110_001001100_00000100_001111100_00000100_00101101X[3]0_00000010_000011010_00000010_000000110_00001010_010111000_00001010_00111100X[4]0_00001000_000000000_00000111_111011001_11110110_000000001_11110110_00101000X[5]1_11110110_001100001_11110111_010011010_00000011_100100000_00000011_10000100X[6]0_00000011_001010110_00000011_000111000_00000010_111000000_00000001_01100101X[7]0_00000000_011011010_00000000_011101000_00000010_111000000_00000010_11100001X[8]0_00000010_000000000_00000010_000010001_11111110_000000001_11111110_00001000X[9]0_00000101_111000010_00000101_110100101_11111111_111101011_11111111_11110111X[10]1_11110110_000000001_11110110_001001101_11111011_110000011_11111011_11010001X[11]0_00001001_010000100_00001001_001001110_00000100_111100110_00000100_11100010X[12]1_11111100_000000001_11111100_000111001_11111010_000000001_11111010_00011000X[13]1_11111101_011111111_11111101_100010110_00000011_101111110_00000011_10110000X[14]0_00001000_110101000_00001000_101100001_11111110_100101011_11111110_10011101X[15]1_11110100_010000101_11110100_011010101_11110101_110011111_11110101_11110001图 5 Transcript 输出 pasted_1785032904139_lcns0m.png图片通过对比可知，实际输出与理论输出的实部与虚部均十分接近，在误差范围内可认为相等（存在数据位宽限制等不可避免的截断误差）。第二组、第三组数据经同样验证，结果一致。3.3.3 测试向量第一组测试向量： 0000000010000000000000000000000000 0000000000000000000000000000000000 0000000010000000000000000000000000 0000000000000000000000000000000000 0000000110000000000000000000000000 0000000100000000000000010000000000 0000000010000000000000100000000000 0000000100000000000000001000000000 0000000010000000000000000000000000 0000000100000000000000010000000000 0000000010000000000000000000000000 0000000000000000000000000000000000 0000000010000000000000000000000000 0000000010000000000000000000000000 0000000010000000000000000000000000 0000000010000000000000000000000000第二组测试向量：全 1 序列（16 个相同数据）第三组测试向量：仅第一个数据为 1，其余为 0 3.3.4 仿真性能统计 ✅ 成功实现 16 点 FFT 算法，输出结果与理论值一致 ✅ 每周期输入一个数据，每周期输出一个数据 ✅ 成功实现流水式运行 ✅ 多次测试输出结果稳定，未出现错误四、逻辑综合策略与结果 4.1 逻辑综合流程使用 Synopsys Design Compiler (DC) 进行逻辑综合，主要流程：指定库文件 → 读入设计(转GTECH) → 定义环境 → 设计约束 → 编译策略 → 综合优化 → 存储网表pasted_1785034037920_i4ehar.png图片参数设置参数数值工艺SMIC 0.18 μm时钟周期7.4 ns输入输出延迟3.7 ns工作电压1.62 V运行温度125 ℃面积约束0（无约束）互连模型balanced_tree时钟延时4.3 ns不确定时钟0.5 ns过渡时钟0.2 ns端口最大过渡3 ns4.2 逻辑综合结果时序结果项目时间 (ns)clock clk (rise edge)7.40clock network delay (ideal)4.30clock uncertainty-0.50clk slack (MET)0.007.4 ns 时钟符合设计要求，换算工作频率约为 135 MHz。面积结果项目数量项目面积 (μm²)Ports70Combinational area1,483,546.41Nets140Non-combinational area153,599.85Cells71Net Interconnect area2,089,790.57References3Total Area3,726,936.83功耗结果项目数值Global Operating Voltage1.62 VCell Internal Power756.0848 mWNet Switching Power375.6310 mWTotal Dynamic Power1.1317 WCell Leakage Power28.5281 μW资源使用项目数量Hierarchical Cell85 个Hierarchical Port5,373 个Leaf Cell16,473 个Buf/Inv Cell2,815 个Total Number of Nets18,037 个设计违例 ✅ 电路逻辑综合结果中无设计违例五、物理实现与结果分析 5.1 ICC 设计步骤使用 Synopsys IC Compiler (ICC) 进行物理实现，分为四个阶段： pasted_1785034197720_i2g0so.png图片 5.1.1 数据设定 (Data Setup) 读入逻辑和时序库文件、SDC 约束文件、门级网表，以及 IO 物理库文件、TF 工艺文件、TLU+ 文件等物理数据。 5.1.2 布局规划 (Floorplanning) 定义所有管脚（输入输出、时钟、初始信号）及电源组添加电源环，生成基本布局规划尝试标准单元虚拟布局（create_fp_placement -timing_driven）分析拥塞（面积利用率设置不高，拥塞问题较少）形成电源网络，分析时序，调整电源管脚位置使电压降 < 10% 5.1.3 布局 (Placement) 遵循 NDR 规则，特殊信号线（如 clock）加宽、加大间距执行 place_opt 进行布局布局优化（解决建立时间违例）拥塞分析与优化 5.1.4 时钟树综合 (CTS) 生成时钟网络，加入 buffer 解决负载和 slew time 问题执行 clock_opt 单时钟同步设计，CTS 工作较简单 5.1.5 布线 (Routing) 全局布线 → 轨道分配 → DRC 修复先对时钟布线（route_group -all_clock_nets）解决 verify_lvs 报错（查阅资料后确认无实质影响）解决虚拟机内存不足导致的闪退问题（清理空间后完成） 5.2 ICC 设计结果 5.2.1 芯片概貌图 6 芯片概貌 pasted_1785032971553_0fu3op.png图片顶部和底部各 22 个管脚左边和右边各 23 个管脚共 10 组电源管脚：4 组为管脚供电（分列四周），6 组为内核供电（上下各 1 组，左右各 2 组） 5.2.2 时序结果阶段input (ns)output (ns)clk (ns)data_setup——0.48data_setup_zic1.430.481.19floorplan0.95-1.02-1.39placement1.010.590.19cts_only_psyn1.260.820.62cts_only_cts1.260.830.36route_initial1.350.880.65route_final1.350.850.015.2.3 面积结果图 7 芯片面积测量 pasted_1785033659880_dlug93.png图片 | 项目 | 面积或长度 |Combinational Area1,477,888.21 μm²Non-combinational Area154,248.50 μm²Net Area0.00 μm²Net X Length620,954.62 nmNet Y Length666,869.44 nmCell Area1,632,136.71 μm²Design Area1,632,136.71 μm²Net Length1,287,824.00 nmTotal Area4,695,300.72 μm²芯片尺寸：2092.38 μm × 2244.00 μm 5.2.4 功耗结果项目数值Global Operating Voltage1.62 VCell Internal Power33.6445 mWNet Switching Power12.7067 mWTotal Dynamic Power44.3512 mWCell Leakage Power26.0446 μW5.2.5 芯片压降图 8 芯片压降分析 pasted_1785033682302_ytnfda.png图片工作电压：1.62 V 最大压降：129.6 mV 压降比例：129.6 / 1620 = 8% < 10%，符合设计要求 5.2.6 拥塞分析图 9 拥塞分析（Placement / Detail Route / Track Assignment / Global Route） pasted_1785033720429_zl0o70.png图片由于芯片面积较大，面积利用率设置不高，拥塞问题较少，顺利解决。5.2.7 资源使用项目数量或利用率Module Cells16,240 个Pins91,614 个IO Pad Cells90 个IO Pins70 个Nets18,151 个Average Pins Per Net3.0535 个Total Std Cell Area514,936.70 μm²Total Pad Cell Area1,612,800.00 μm²Core Size1612.38 × 1764.00 = 2,844,238.32 μm²Pad Core Size1672.38 × 1824.00 = 3,050,421.12 μm²Chip Size2092.38 × 2244.00 = 4,695,300.72 μm²Std cells utilization18.10%Cell/Core Ratio18.10%Cell/Chip Ratio45.32%Number of Cell Rows350图 10 单元密度分布 pasted_1785033741857_8nbcxl.png图片5.2.8 设计违例 ✅ 最终设计无设计违例六、设计总结 6.1 遇到的主要问题管脚数量过多，芯片面积过大电路计算结果不正确时序模块数据传输不同步，拖慢运算速度芯片工作频率过低芯片电压降问题 6.2 相应的解决思路问题解决方案管脚过多、面积过大采用串并转换减少管脚；改用基-4 FFT 算法并复用蝶形运算模块减小面积计算结果不正确手动计算关键中间数据，逐一比对各模块输入输出，逐个修复 bug数据传输不同步在时序电路传输标志信号的同时，用组合逻辑电路传输数据，避免同步问题工作频率过低重写乘法器：将乘法运算改为组合逻辑状态机判断旋转因子，采用移位方法完成乘法，频率从 82 MHz 提升至 135 MHz电压降问题增加供电管脚数量并调整位置，最大压降控制在 8%（何卫锋老师指导）6.3 关键优化点乘法器优化（频率提升核心）优化前： assign mul = in_17bit[16:0] * in_8bit[7:0]; // 直接乘法，延迟大优化后： always @ (in_17bit or in_8bit) begin case (in_8bit) 8'b00000000: neg_mul = 25'b0; 8'b01111111: neg_mul = (in_17bit << 7); // ... 其他旋转因子用移位实现 endcase end通过 set_flatten true 和 compile –map high 策略，将工作频率从 82 MHz 大幅提升至 135 MHz。七、参考资料 [1] FFT 算法相关教材与文献 [2] Synopsys Design Compiler 用户手册 [3] Synopsys IC Compiler 用户手册 [4] SMIC 0.18 μm 工艺设计套件文档项目成果总结：本项目完整实践了数字 IC 设计的前后端全流程，从 RTL 编码、功能仿真、逻辑综合到物理实现，成功将 16 点基-4 FFT 算法芯片化。通过架构优化（串并转换、流水线）、算法优化（基-4 复用）、电路优化（组合逻辑移位乘法器），在 SMIC 0.18 μm 工艺下实现了 135 MHz 工作频率、4.70 mm² 面积、5.25×10⁻⁶ mJ 单次运算能耗的优异性能指标。八、项目工程下载（源码、文档和参考文献）包含：前端RTL源码、中端DC源码脚本、后端ICC源码脚本、项目报告、参考文件等

FPGA&ASIC IP&SOC设计 VLSI&IC验证 # VLSI # ASIC/FPGA # SOC设计 # TCL脚本

刘航宇 7月26日
1 177 7
基于51/52单片机电容、电感、电阻参数测量系统设计与Proteus仿真摘要本文介绍了基于51/52单片机的电容、电感、电阻参数测量系统的设计与Proteus仿真。系统采用频率转换法，通过单片机读取频率并计算得到参数值，具有高精度和便于数字化显示的特点。文章详细阐述了系统设计、单元电路设计、程序设计以及仿真调试过程。关键词：51单片机, 电容测量, 电感测量, 电阻测量, Proteus仿真目录一、设计任务和要求二、方案设计与论证2.1 系统总设计框图 2.2 方案一：电桥平衡原理① 电阻的测量：直流电桥平衡原理 ② 电容的测量：交流电桥平衡原理 ③ 电感的测量：交流电桥平衡原理 2.3 方案二：频率转换法（本设计采用）① 电阻的测量：555 构成单稳态 ② 电容的测量：555 构成单稳态 ③ 电感的测量：电容三点式正弦波振荡 2.4 方案对比与选择三、单元电路设计和参数计算3.1 电阻的检测单元电路设计 3.2 电容的检测单元电路设计 3.3 电感的检测单元电路设计四、总原理图及元器件清单4.1 总原理图 4.2 元器件清单五、程序设计5.1 程序流程图 5.2 核心代码中断函数（频率测量）主函数显示函数键盘检测函数 5.3 完整程序清单及protues仿真文件（附录）六、安装与调试6.1 仿真调试（1）电阻测量电路仿真（2）电容测量电路仿真（3）电感测量电路仿真调试要点液晶显示电路调试仿真整体显示 6.2 实物调试电阻检测电容检测电感检测八、参考文献九、附录-完整软件程序与protues仿真文件完整程序与仿真文件见文章末尾一、设计任务和要求设计并制作一个元器件参数测量仪电阻阻值测量，范围：100Ω ~ 1MΩ 电容容值测量，范围：100pF ~ 10000pF 测量精度：±5% 电感参数的测量扩大量程提高测量精度二、方案设计与论证 2.1 系统总设计框图 pasted_1784990858481_sxzptf.png图片图1 系统总设计框图在测量各元件参数时，采用首先把电感、电容、电阻的参数转化为频率[1]，再送至单片机检测，检测结束后，送至 LCD1602 进行显示。 2.2 方案一：电桥平衡原理 ① 电阻的测量：直流电桥平衡原理 pasted_1784990980814_5yavx3.png图片图2 直流电桥平衡电路图根据电路平衡原理，不断调节电位器 R3，使得电表指针指向正中间，再测量电位器电阻值。 ② 电容的测量：交流电桥平衡原理 pasted_1784991076614_jito75.png图片图3 交流电桥平衡电路图通过调节 Z1、Z2 使电桥平衡。这时电表的读数为零。通过读取 Z1、Z2、Zn 的值，即可得到被测电容的值。 ③ 电感的测量：交流电桥平衡原理 pasted_1784991402619_84r7tl.png图片图4 交流电桥平衡电路图2.3 方案二：频率转换法（本设计采用） ① 电阻的测量：555 构成单稳态 pasted_1784991953296_lg44ir.png图片图5 555 定时器构成单稳态电路图根据 555 定时器构成单稳态，产生脉冲波形，通过单片机读取高低电平得出频率，通过公式换算得到电阻阻值。 ② 电容的测量：555 构成单稳态 pasted_1785027612555_za97df.png图片图6 555 定时器构成单稳态电路图** 根据 555 定时器构成单稳态，产生脉冲波形，通过单片机读取高低电平得出频率，通过公式换算得到电容值。 ③ 电感的测量：电容三点式正弦波振荡 pasted_1785027682239_4u3sw9.png图片图7 电容三点式正弦波振荡电路图由电容三点式正弦波振荡电路得出频率，通过单片机读取高低电平得出频率，通过公式换算得到电感值。 2.4 方案对比与选择对比项方案一（电桥法）方案二（频率法）测量精度受人为调节影响大单片机数字化，精度高操作难度调节麻烦，不易操作自动测量，一键显示电感测量不易测得准确值振荡电路，相对稳定数字化不易数字化便于单片机处理结论：方案二通过单片机读取转化，精确度会明显提高，且便于数字化显示。故本设计选择方案二。三、单元电路设计和参数计算 3.1 电阻的检测单元电路设计 pasted_1785027698225_mjicut.png图片图8 555 定时器构成单稳态电路图由 555 单稳态触发公式： $$f=\frac{1}{\ln2(R_{1}+2R_x)C}$$ 得： $$R_x=\frac{1}{2}(\frac{1}{\ln2fC}-R_{1})$$ 从而，可以计算得出电阻值的大小。 3.2 电容的检测单元电路设计 pasted_1785028035648_x380cp.png图片图9 555 定时器构成单稳态电路图根据 555 定时器构成单稳态，产生脉冲波形，通过单片机读取高低电平得出频率，通过公式换算得到电容值[2]。由： $$f=\frac{1}{\ln2^*(R_1+2R_2)^*C_x}$$ 若 R1 = R2，得： $$C_x=\frac{1}{3\ln2^*f^*R_1}$$ 从而，可以计算得出电容值的大小。 3.3 电感的检测单元电路设计 pasted_1785028091408_lymeeb.png图片图10 电容三点式正弦波振荡电路图由 LC 振荡频率公式： $$f=\frac{1}{2\pi\sqrt{\frac{C_1*C_2}{C_1+C_2}*L_x}}$$ 得： $$L_x=\frac{1}{\left(2\pi f\right)^2\frac{C_1*C_2}{C_1+C_2}}$$ 从而，可以计算得出电感值的大小。四、总原理图及元器件清单 4.1 总原理图 pasted_1785028273962_o8rzuv.png图片图11 电阻、电容、电感参数测试总原理图 pasted_1785028294514_u0wku4.png图片图12 测量电阻、电容部分的原理图 pasted_1785028310991_mmmde2.png图片图13 测量电感以及 ±5V 发生原理图4.2 元器件清单元件序号型号数量备注U1STC89C52RC1单片机R3A103J1排阻R2, R3, R17, R1810KΩ4电位器X111.0592M1晶振C325V, 10uF1电解电容C1, C2, C11103 (0.01uF)3瓷片电容R1, R13, R1810KΩ3电阻J1, J2, J3, J4—4按键U216021液晶A1, A2NE5552555 定时器R4300Ω1电阻R5, R6510KΩ2电阻C4~C9104 (0.1uF)6瓷片电容R7, R9100KΩ2电阻C1050V, 22uF1电解电容Q1~Q3S9108 (NPN)3三极管R102KΩ1电阻R8, R11, R141KΩ3电阻C12, C1350V, 47uF2电解电容R12, R1939KΩ2电阻R15, R1651Ω2电阻C1425V, 470uF1电解电容U3NE555321运放五、程序设计 5.1 程序流程图图14 中断程序流程图 pasted_1785028347463_kh1ui9.png图片图15 主程序流程图 pasted_1785028417008_m02be6.png图片初始化 (led_init, t_init, keyscan) ↓ 清屏 ↓ 循环: ├── 显示频率 display_f(f) └── 根据 a 值分支: ├── case 1: 计算电阻 R，显示 display_R(R) ├── case 2: 计算电容 C，显示 display_C(C) └── case 3: 计算电感 L，显示 display_L(L)5.2 核心代码中断函数（频率测量） void T0_count() interrupt 1 { switch(a) { case 1: // 电阻测量 while(R_out); while(!R_out); TH0 = 0; TL0 = 0; while(R_out); while(!R_out); th0 = TH0; tl0 = TL0; TR0 = 0; break; case 2: // 电容测量 while(C_out); while(!C_out); TH0 = 0; TL0 = 0; while(C_out); while(!C_out); th0 = TH0; tl0 = TL0; TR0 = 0; break; case 3: // 电感测量 while(L_out); while(!L_out); TH0 = 0; TL0 = 0; while(L_out); while(!L_out); th0 = TH0; tl0 = TL0; TR0 = 0; break; } f = 1000000.0 / 1.085069 / (th0 * 256 + tl0) + 0.5; }主函数 void main() { led_init(); // 液晶初始化 t_init(); // 定时器初始化 keyscan(); // 按键检测 write_com(0x01); // 清屏 while(1) { display_f(f); switch(a) { case 1: // 电阻: R = (T/0.693 - 150) 换算 R = (ulong)(5000000.0 / 0.6931472 / f - 150 + 0.5); display_R(R); break; case 2: // 电容: C = 换算公式 C = (int)(100000000.0 / 153 / 0.6931472 / f + 0.5); display_C(C); break; case 3: // 电感: L = 1/(4π²f²C) 换算 L = (int)(1000000000000.0 / 0.1 / PI / PI / f / f + 0.5); display_L(L); break; } } }显示函数 // 频率显示 void display_f(ulong f) { uchar count = 0; ulong f0 = f; while(f) { f = f / 10; count++; } for(num = 5 + count; num > 5; num--) { table2[num] = f0 % 10 + 48; f0 = f0 / 10; } write_com(0x80); for(num = 0; num < 6 + count; num++) { write_data(table2[num]); delayms(5); } } // 电阻显示 void display_R(ulong R) { uchar count = 0; ulong R0 = R; while(R) { R = R / 10; count++; } for(num = 6 + count; num > 6; num--) { table3[num] = R0 % 10 + 48; R0 = R0 / 10; } write_com(0x80 + 0x40); for(num = 0; num < 7 + count; num++) { write_data(table3[num]); delayms(5); } } // 电容显示 void display_C(uint C) { uchar count = 0; uint C0 = C; while(C) { C = C / 10; count++; } for(num = 5 + count; num > 5; num--) { table4[num] = C0 % 10 + 48; C0 = C0 / 10; } write_com(0x80 + 0x40); for(num = 0; num < 6 + count; num++) { write_data(table4[num]); delayms(5); } } // 电感显示 void display_L(uint L) { uchar count = 0; uint L0 = L; while(L) { L = L / 10; count++; } for(num = 5 + count; num > 5; num--) { table5[num] = L0 % 10 + 48; L0 = L0 / 10; } write_com(0x80 + 0x40); for(num = 0; num < 6 + count; num++) { write_data(table5[num]); delayms(5); } }键盘检测函数 void keyscan() { if(key_R == 0) // 检测电阻按键 { delayms(10); // 消抖 if(key_R == 0) a = 1; } else if(key_C == 0) // 检测电容按键 { delayms(10); if(key_C == 0) a = 2; } else if(key_L == 0) // 检测电感按键 { delayms(10); if(key_L == 0) a = 3; } else while(key_R && key_C && key_L); // 等待按键按下 }5.3 完整程序清单及protues仿真文件（附录）见文末附录部分。六、安装与调试 6.1 仿真调试（1）电阻测量电路仿真图16 电阻测量的仿真电路图 pasted_1785028525830_e8xagf.png图片图17 电阻测量的仿真输出波形 pasted_1785028553380_77yjdf.png图片（2）电容测量电路仿真图18 电容测量的仿真电路图 pasted_1785028566386_213kgj.png图片图19 电容测量的仿真输出波形 pasted_1785028577785_fn2fqc.png图片（3）电感测量电路仿真图20 电感测量的仿真电路图 pasted_1785028588732_9bvoyx.png图片图21 电感测量的仿真输出波形 pasted_1785028599631_39ilf2.png图片调试要点接通电源，用示波器观察输出波形，若为方波，则电路焊接无误，否则检查电路[3] 在调试过程中发现，若改变电源电压，输出方波的频率会发生变化，计算出的数值存在一定误差当 VCC 为 3.25V 左右时误差较小液晶显示电路调试将测量电路的输出分别与单片机的 P1^5、P1^6、P1^7 相接，观察液晶是否显示测量结果在调试过程中发现，电阻、电容的测量误差较小由于电容三点式震荡电路的频率不稳定，电感测量的误差较大仿真整体显示图22 电阻测量显示 pasted_1785028620741_10mwwy.png图片图23 电容测量显示 pasted_1785028631102_motyub.png图片图24 电感测量显示 pasted_1785028644198_twwyn4.png图片图25 电源生成模块显示 pm2vEdK.png图片6.2 实物调试实物按照仿真电路搭建，通电显示 "Welcome! RCL detector"。图26 实物开机界面 pm2vmJe.png图片电阻检测插入 2.7KΩ 电阻若显示不准确，调节仿真中 R2 对应的电位器即可改变输出频率，使得检测精准检测显示 2735Ω，可见调试准确图27 电阻检测显示 pm2vnRH.png图片电容检测插入 0.1uF 电容若显示不准确，调节仿真中 R3 对应的电位器即可改变输出频率，使得检测精准检测显示 101pF，可见调试准确[4] 图28 电容检测显示 pm2vuzd.png图片电感检测插入 65mH 电感若显示不准确，调节程序计算公式5，即可改显示结果，使得检测精准检测显示 65535uH，可见调试准确图29 电感检测显示 pm2vMQA.png图片八、参考文献 [1]杨沁佳.浅谈电感传感器微位移检测仪的原理与设计[J].数字通信世界,2019(09):143+159. [2]张璐雅,阮景.一种基于555时基电路的振荡器设计[J].集成电路应用,2019,36(12):12-13. [3]谢琪林.浅谈STC89S51单片机时序[J].电子测试,2020(24):139-140. [4]黄江.基于STM32的高精度电容测量仪设计[J].信息技术与信息化,2020(11):140-141. [5]王晓辉,王智永,韩智伟,胡帅可,谢印庆.基于三极管放大原理的电容三点式LC振荡器的设计[J].电子世界,2020(03):206. [6] E. L. Pankratov. An approach to model manufacturing of an enhanced swing differential Colpitts oscillator based on heterostructures to increase density of their elements with account mismatch-induced stress: on optimization of annealing. 2020, :1-19. 九、附录-完整软件程序与protues仿真文件 // ============================================ // RCL 测量仪程序 // 基于 STC89C52RC + NE555 + LCD1602 // ============================================ #include <reg52.h> #define uint unsigned int #define uchar unsigned char #define ulong unsigned long #define PI 3.1415926 // ========== 字符串常量 ========== uchar code table1[8] = "Welcome! RCL detector"; uchar table2[16] = "f(Hz)="; uchar table3[16] = "R(Ohm)="; uchar table4[16] = "C(pF)="; uchar table5[16] = "L(uH)=";

嵌入式＆系统通信&信息处理软硬件算法 # 嵌入式 # 信号处理 # 软件算法 # 物联网

刘航宇 7月26日
0 99 5
2026-07-24
利用图像处理技术mfc设计细胞识别程序-C++ 摘要本文介绍了利用图像处理技术设计细胞识别程序的过程，包括图像标注、细胞判别、细胞收缩、中心点信息获取、错误信息删除等步骤，并详细阐述了每个步骤的实现方法和代码示例。关键词：细胞识别, 图像处理, MFC, C++, 细胞计数目录一、图像处理设计目标1.1 课题与技术指标 1.2 任务点二、设计思路三、创建工程及算法分析3.1 预备工作及工程创建 3.2 打开 BMP 图片与显示 HSI 值代码分析主要代码 3.3 Mark - 细胞标记代码分析主要代码 3.4 OnTwoValue() - 二值化代码分析状态标记说明主要代码 3.5 OnFillHoles() - 填洞代码分析主要代码 3.6 shrink() - 收缩代码分析主要代码 3.7 findcenter() - 中心点获取代码分析合并中心点去除多余圆或者错误圆主要代码 3.8 count() - 统计代码分析 3.9 OnCellprgAll() - 按序执行全部四、错误情况及分析4.1 未声明全局变量信息头 4.2 错把指针当作 int 型 4.3 软件菜单栏突然丢失 4.4 矩形框在鼠标未按下就出现了五、总结参考文献一、图像处理设计目标 1.1 课题与技术指标课题：利用图像处理技术设计细胞识别程序。设计指标：实验 VS2019 MFC 开发平台待识别图像为 24bit 的真彩色细胞图像进行处理要求识别出细胞，并且保证准确度情况下，统计出细胞的个数和大小 1.2 任务点完成图像标注：添加 cdib.h、cdib.cpp、添加函数、添加消息响应函数、添加菜单、打开图像完成细胞的判别：持续判断 Maybe 点邻域有无 Mark 点、Sobel 计算边缘、删除孤立边缘、生成黑白图像细胞收缩：利用 stack、vector 获取孔洞坐标、填充孔洞、Edge 处置 0、4 方向、8 方向交替生成边缘细胞中心点信息获取：递归算法、判别局部是否全是边缘、储存全部中心位置错误信息的删除：计算中心点均值、半径、去除半径过小的点、包含圆的剔除、相交过大圆的剔除、信息统计与显示二、设计思路图像处理之细胞识别的主要工作就是识别细胞数目以及选择出指定大小细胞。设计思路如下图所示。同时我们要去除不符合要求的中心点，来确定最终的细胞数目，去除太小和太大的细胞1，并结合实际来修改各种参数，设计合理。 pasted_1784860654942_5veaow.png图片图1 系统设计思路（流程图：打开图像 → HSI 转换 → 细胞标记 → 二值化 → 填洞 → 收缩 → 中心点获取 → 错误删除 → 统计输出）三、创建工程及算法分析 3.1 预备工作及工程创建（1）VS2019 安装 MFC 与 C++ 开发环境（2）创建 MFC 工程，配置 MFC 应用程序向导 pasted_1784860679771_dmm4ha.png图片 pasted_1784860708914_t33nmc.png图片图2 创建工程 / 图3 MFC 配置3.2 打开 BMP 图片与显示 HSI 值代码分析（1）在 OnDraw 函数实现显示图片；在 messages 中添加 display() 实现打开一幅图像的功能。在 LoadBmp() 函数中利用 fopen 实现自动打开图片，利用 fread 读取图片信息。（2）通过：查看 → 建立类向导 → 添加 OnMouseMove() 函数，添加代码实现获取所要信息；实现鼠标移动显示 HSI。（3）通过函数 RgbtoHsi 实现 RGB 向 HSI 的转化。 RGB → HSI 转换原理： RGB 向 HSI 模型的转换是由一个基于笛卡尔直角坐标系的单位立方体向基于圆柱极坐标的双锥体的转换。基本要求是将 RGB 中的亮度因素分离，将色度分解为色调和饱和度，并用角向量表示色调2。如果直接对 R、G、B 处理，其处理过程中很可能会引起三个量不同程度的变化，这样就会产生色差问题，甚至带来颜色上的失真。HSI 模型的出现，使得在保持色彩无失真的情况下实现图像处理成为可能。 pasted_1784860731276_p9qcks.png图片图4 HSI 显示效果主要代码 // HSI 主要代码示意 void RgbtoHsi(RGB* rgb, HSI* hsi) { // 将 RGB 转换为 HSI 色彩空间 // H: 色调, S: 饱和度, I: 亮度 // 分离亮度因素，保持色彩无失真 }pasted_1784860760614_roywnx.png图片图5 HSI 主要代码3.3 Mark - 细胞标记代码分析确定 Mark 与 mbMark 是通过半径来的，通过计算图像上的某个像素点与细胞内部像素点的欧几里得距离与归一化门限值分别为 0.09 和 0.15 比较： r < 0.09 → Mark（红色，细胞内部） 0.09 < r < 0.15 → mbMark（蓝色，可能边界） OnMouseMove 函数里调用 RgbtoHsi(&rgb, &Hsi) 函数，可以在屏幕上显示鼠标所指点的坐标以及 RGB、HSI 和灰度值，通过 HSI 的可以选取合适的阈值来找到细胞以及边界3。边缘提取的方法：先滤波，去除噪声的影响，防止细胞内的噪声的影响之后用 Sobel 算子求出边界之后画一个 5×5 的矩形，如果没有遇到边界，是噪声，去除边界点是绿色。细胞边界分别用红色、暗红、蓝色和绿色标记出来主要代码 // Mark 主要代码示意 // 根据 HSI 距离判断像素属性 // Sobel 边缘检测 + 噪声去除 // 多色标记不同区域pasted_1784860785613_yfx4ad.png图片 pasted_1784860803522_x9441d.png图片 pasted_1784860810461_y7dtuy.png图片图6 Mark 主要代码 / 图7 标记后情况3.4 OnTwoValue() - 二值化代码分析背景灰度值为 128，细胞灰度值为 240，边缘为 255。二值化便于轮廓提取。均值滤波的基本原理是用均值代替原图像中的各个像素值，即对待处理的当前像素点 (x, y)，选择一个模板，该模板由其近邻的若干像素组成，求模板中所有像素的均值，再把该均值赋予当前像素点 (x, y)，作为处理后图像在该点上的灰度 g(x, y)，即 g(x, y) = 1/m ∑f(x, y)；m 为该模板中包含当前像素在内的像素总个数。状态标记说明标记值含义0x7Xedge 边界（表示边界没 Mark，存在为四边）0x8XMark -- not edge（是细胞）0xfXMark -- edge0xX1visited（已访问）0x2CENTERED（中心点） m_vCenterPoints.at(j) —— 存储最后中心点的地方主要代码 // 二值化主要代码示意 // 灰度阈值分割 + 均值滤波 // 状态标记管理pasted_1784860833275_8scd1m.png图片 pasted_1784860839706_6y6bwf.png图片图8 二值化主要代码 / 图9 二值化现象3.5 OnFillHoles() - 填洞代码分析在阈值处理时，如果像素在阈值范围内，则像素将被标志。孔洞填充将先统计所有连通的非标志区域面积，总会有一个或者几个面积特别大的区域，其它的都是面积相对较小的区域。较小或者很小的往往就是系统所要填充的孔洞了。填洞方法：用栈（stack）、向量（vector）处理从四个方向遍历，没访问过的黑点进栈，直到边和走完之后读值到 xt, yt 并去值，v 放的是点的位置没有碰到边界和小于 100，则填洞，即令洞的各点值为 Mark 值将细胞中灰度值为 128 的部分的灰度值设置为 2404 填完细胞中的洞（即为 0 的值）后，处理非 Mark 的边界值（目的是打开边缘），设为 0。主要代码 // 填洞主要代码示意 // stack + vector 获取孔洞坐标 // 连通区域面积统计 // 小区域填充为 Mark 值pasted_1784860863112_8iao9n.png图片 pasted_1784860868652_0m8z7m.png图片图10 填洞主要代码 / 图11 填洞现象3.6 shrink() - 收缩代码分析收缩的目的是为了方便计数。扫描图像，对图像进行预先的 3 次腐蚀，判断所生成边界点，然后根据原理判定是否标注该点，存放所标志的中心点，便于统计细胞个数及计算细胞半径。算法：由 Mark 生成边界，我们有四邻域生成边界和八邻域生成边界判断该点是否为 Mark 点，如果是 Mark 点的话，判断 i, j 是否是我们选取图片的边界，如果是的话，将该点变成边缘点否则判断它的上下左右（周围八个点）是否有非 Mark 点，如果有，则将这边变成边缘点，反之不变最后去掉边界则完成收缩主要代码 // 收缩主要代码示意 // 3次腐蚀预处理 // 4/8邻域边界生成 // 边界点判定与标记pasted_1784860892612_9svgpz.png图片图12 收缩主要代码及现象3.7 findcenter() - 中心点获取代码分析通过判断 MARK 点上下左右四个方向或者八个方向是否有非 Mark 点，如果有的话即认为是边界，将该点加上边界标志。在收缩的过程（直到没有边界可去）中：清除所有标志点在不超过边下，没有被访问过的边缘，四个方向全是非 Mark 的话（收缩 k < 2 时）则是孤立点 k >= 2，是中心点，保存 x, y, 半径还有除了边界就是背景，这也要保存（就是消失前保存） Mark(i, j)：八个方向，没有访问过的 Mark，且是边界点，则保存 SaveIT(i, j)：这点不是中心点（相当于没有访问过）则设为中心点（并保存）；已经是中心点则去除标志，八方向寻找中心点值得注意的是我们也要去除半径不大于 2 的孤立点，因为我们认为它的半径太小，是噪声。如果是半径大于 2 的孤立点，我们对他进行标记成中心点，对半径做一点补偿（pt.radius = k + pre_shrink_count + 4，4 为补偿），然后入队。合并中心点本点是中心点，则八个方向看都不是中心点，则保存。有相连的话，多点求中心与半径（用到了 CalcCenterArea(i, j)）。 CalcCenterArea(i, j)：八方向求中心点后去除标志，循环统计。半径取最大，而 x, y 则是取平均。去除多余圆或者错误圆相近圆：圆心距离小于 10，则取半径小的中心点为中心点，取半径最大值 + 2 去除潜在的错误：即半径小于 9 的去掉。但四个方向，边部补偿，防止边部的细胞被去除多圆相交时，不相交部分小于则去除：首先，相交部分先取出来保存之后，单个圆内的交上了被标志（画一个方框然后统计之内的点数）之后单个圆不相交的进行统计不相交的占 50% 以下则清除本圆主要代码 // 中心点获取主要代码示意 // 递归算法判别局部边缘 // 孤立点过滤与半径补偿 // 中心点合并与错误圆剔除pasted_1784860913700_o2gfhm.png图片 pasted_1784860921869_zuiuiy.png图片图13 中心点获取主要代码及现象3.8 count() - 统计代码分析首先图像重新打开，然后获取细胞内部的 HSI 的最大值和最小值，并且计算细胞、平均半径、平均面积等值。 Count() 函数中首先调用了重载函数 reload()，将图片还原，随后将之前细胞识别所保留下来的信息（细胞个数），从 view.h 中提取信息，将细胞数、半径、面积显示在对话框中。利用前面修正的结果，在 Count 模块进行总的计数，计算出平均半径和平均面积并输出文件重新加载模块：如果 noclick 置为 true，则进行重新加载图片 pasted_1784860943157_r86ld7.png图片 pasted_1784860947860_2i9gn5.png图片 pasted_1784860960332_53obi4.png图片图14 重新加载图片 / 图15 最终标记现象 3.9 OnCellprgAll() - 按序执行全部 void OnCellprgAll() { // 依次调用前面各个函数 // 实现细胞识别的所有操作步骤 }pasted_1784860975641_sjtz6y.png图片 pasted_1784860983894_4m8nzp.png图片图16 OnCellprgAll()代码分析：不难看出调用了前面各个函数可以依次实现细胞识别的所有操作步骤。四、错误情况及分析 4.1 未声明全局变量信息头 pasted_1784861010264_hf1vnq.png图片图17 错误案例1原因：缺少必要的头文件包含或全局变量声明修正：在适当位置添加全局变量声明 4.2 错把指针当作 int 型 pasted_1784861026701_fl51zf.png图片图18 错误案例2修正：应将 int m_pImage; 改为 BYTE* m_pImage; 4.3 软件菜单栏突然丢失 pasted_1784861045886_ob0u8q.png图片图19 错误案例3原因：误碰软件，把菜单移出去了修正：可以移动菜单栏使其恢复正常 pasted_1784861066297_b3vczn.png图片图20 修正错误4.4 矩形框在鼠标未按下就出现了原因： OnMouseMove 中判断条件不对修正：检查鼠标按下状态标志位的逻辑判断五、总结本项目基于 VS2019 MFC 平台，利用图像处理技术实现了细胞识别程序。主要技术路线包括： HSI 色彩空间转换 —— 分离亮度与色度，保持色彩无失真处理 Sobel 边缘检测 + 噪声过滤 —— 提取细胞边界二值化与形态学处理 —— 填洞、腐蚀收缩，简化细胞轮廓递归中心点检测 —— 通过迭代收缩获取细胞中心后处理优化 —— 去除噪声点、合并相近圆、剔除错误检测统计输出 —— 细胞个数、平均半径、平均面积参考文献 1-2 ↩ 朱会平, 陈志远. 基于细胞显微图像的数量统计应用[J]. 实验室科学, 2011, 14(05): 73-75. ↩ 蔡朋杞. 红细胞识别系统的设计与实现[D]. 电子科技大学, 2011. ↩ 赵秋影. 人体细胞识别技术研究[D]. 长春理工大学, 2007. ↩

通信&信息处理软硬件算法 # 信号处理 # 图像处理 # 通信&射频

刘航宇 7月24日
0 85 2
EBI开发手册|FPGA与STM32 EBI高速并行通信技术详解摘要本文详细介绍了FPGA与STM32 EBI高速并行通信技术，包括EBI的优势、系统框图、读写时序、硬件连接、信号定义、FPGA端Verilog接口设计、STM32端HAL配置与驱动等，适用于复杂电子系统和高可靠FPGA-MCU协同设计。关键词：FPGA, STM32, EBI, 高速并行通信, 内存映射目录 1. 为什么选EBI而非SPI？ 2. EBI系统框图 3. EBI开发手册下载 4. EBI读写时序EBI读时序 EBI写时序 5. EBI硬件连接与信号定义5.1 信号连接表 5.2 硬件设计注意事项 6. FPGA端Verilog接口设计6.1 模块接口定义 6.2 核心设计要点6.2.1 信号直通与数据三态控制 3.2.2 写信号同步 6.2.3 读信号同步 7. 内部模块连接示例 8. STM32端HAL配置与驱动8.1 GPIO初始化 8.2 FMC异步SRAM模式初始化 8.3 读写驱动函数 9. 读写时序分析9.1 读时序 (FPGA → STM32) 9.2 写时序 (STM32 → FPGA) 10. 关键设计决策说明10.1 为什么写信号只用1级同步，读信号用3级？ 10.2 三态门控制逻辑 10.3 地址直通 vs 同步 EBI开发手册下载适用场景：复杂电子系统 / 高可靠FPGA-MCU协同设计关键词：FPGA · STM32 · EBI · LocalBus · 异步SRAM · EE学术1. 为什么选EBI而非SPI？在高可靠嵌入式系统中，STM32与FPGA通信的常见方式有SPI、I2C、UART等串行接口，以及EBI（External Bus Interface）等并行总线。虽然SPI实现简单，但在需要高带宽、低延迟、内存映射访问的场景下，EBI并行总线具有显著优势：对比维度SPIEBI数据宽度1~4 bit (QSPI)8/16 bit理论带宽~50 MB/s (QSPI)~100+ MB/s访问方式寄存器操作内存映射 (直接读写)DMA支持有限原生支持适用场景控制命令、低速数据图像缓冲、FFT数据流、航电总线对于需要FPGA处理高速数据流（如传感器采集、信号处理）并将结果回传MCU的场景，EBI允许STM32像访问内部SRAM一样直接读写FPGA内部寄存器或FIFO，无需复杂的协议栈开销。这种"内存映射"方式使得CPU可以通过简单的指针操作完成数据交换，几乎零额外软件开销。 2. EBI系统框图 pasted_1784792114679_uqlyxj.png图片 pasted_1784792133238_8k92xm.png图片 3. EBI开发手册下载见文章末尾 4. EBI读写时序 EBI读时序 pasted_1784792256693_rqlsy7.png图片 EBI写时序 pasted_1784792336779_i0i8ah.png图片 5. EBI硬件连接与信号定义以STM32F407 + FPGA（Xilinx/Altera）为例，采用16位数据宽度、非复用地址模式，典型连接如下： 5.1 信号连接表 STM32 引脚FPGA 引脚信号说明PD14~PD15, PE7~PE15IO_EBI_data[15:0]EBI数据总线 (16位双向)PF0~PF5, PG0~PG13I_EBI_addr[23:0]EBI地址总线 (24位，可寻址16MB)PG9I_EBI_CS_nEBI片选 (低有效)PD4I_EBI_OE_nEBI读使能 (低有效)PD5I_EBI_WE_nEBI写使能 (低有效)—I_sys_clkFPGA系统时钟 (≥100MHz)—I_rst_n系统复位 (低有效)地址映射：Bank1_NE2 → 0x6400_0000 ~ 0x64FF_FFFF (16MB空间) 5.2 硬件设计注意事项 ⚠️ 关键提示 FPGA的IO电平必须与STM32匹配（通常 3.3V LVTTL/LVCMOS33）数据线建议串联 22~47Ω 电阻抑制信号反射，尤其是高速运行时地址线若不需要全部使用，可接地或接固定电平，减少FPGA引脚占用若使用等待信号（NWAIT），需在EBI配置中使能，并在FPGA中正确驱动航空电子场景需特别关注 EMC/EMI 设计，建议增加滤波和屏蔽 6. FPGA端Verilog接口设计 FPGA侧的核心任务是模拟一个"SRAM设备"，响应STM32的读写时序。以下是基于异步SRAM模式的完整Verilog接口模块，直接对应你的实际工程代码： 6.1 模块接口定义 module EBI_LOCALBUS ( /* --------------------- Input Signals --------------------- */ input I_sys_clk, // 系统时钟 input I_rst_n, // 系统复位 input I_EBI_CS_n, // EBI片选 input I_EBI_WE_n, // EBI写信号 input I_EBI_OE_n, // EBI读信号 input [23 : 00] I_EBI_addr, // EBI地址 (24位) inout [15 : 00] IO_EBI_data, // EBI数据总线 (16位双向) input [15 : 00] I_EBI_RD_data, // CPU读数据 (来自内部模块) /* --------------------- Output Signals -------------------- */ output [15 : 00] O_EBI_WR_data, // CPU写数据 (输出到内部模块) output O_EBI_CS_n, // 片选转接 output reg O_EBI_WE_n, // 写信号同步输出 output O_EBI_RD_n, // 读信号同步输出 output [23 : 00] O_EBI_addr // 地址转接 );6.2 核心设计要点 6.2.1 信号直通与数据三态控制 // EBI片选直通 assign O_EBI_CS_n = I_EBI_CS_n; // EBI地址直通 assign O_EBI_addr = I_EBI_addr; // 写数据：EBI总线 → FPGA内部 (写操作时数据由STM32驱动) assign O_EBI_WR_data = IO_EBI_data; // 读数据：FPGA内部 → EBI总线 (仅在片选有效且读使能有效时驱动) assign IO_EBI_data = ( (I_EBI_CS_n == 1'b0) && (S_EBI_RD_N_d2 == 1'b0) ) ? I_EBI_RD_data : 16'bz;关键设计： O_EBI_CS_n 和 O_EBI_addr 为直通信号，不做时钟域转换，确保地址和片选的最小延迟 IO_EBI_data 采用三态控制：仅在 CS_n == 0 且 RD_N_d2 == 0 时驱动读数据，否则置高阻态，避免总线冲突 O_EBI_WR_data 直接采样 IO_EBI_data，因为写操作时数据总线由STM32驱动，无需三态判断 3.2.2 写信号同步 // EBI写信号打拍同步 always @(posedge I_sys_clk or negedge I_rst_n) begin if (I_rst_n == 1'b0) begin O_EBI_WE_n <= 1'b1; // 复位后写无效 end else begin O_EBI_WE_n <= I_EBI_WE_n; end end设计意图：写信号经过1级同步，从异步EBI域转入FPGA系统时钟域同步后的 O_EBI_WE_n 可直接用于内部模块的写使能，配合 O_EBI_addr 和 O_EBI_WR_data 完成一次完整的写操作 6.2.3 读信号同步 reg S_EBI_RD_N_d0; reg S_EBI_RD_N_d1; reg S_EBI_RD_N_d2; // EBI读信号三级打拍 always @(posedge I_sys_clk or negedge I_rst_n) begin if (I_rst_n == 1'b0) begin S_EBI_RD_N_d0 <= 1'b1; S_EBI_RD_N_d1 <= 1'b1; S_EBI_RD_N_d2 <= 1'b1; end else begin S_EBI_RD_N_d0 <= I_EBI_OE_n; S_EBI_RD_N_d1 <= S_EBI_RD_N_d0; S_EBI_RD_N_d2 <= S_EBI_RD_N_d1; end end assign O_EBI_RD_n = S_EBI_RD_N_d2;为什么读信号需要3级同步？读信号采用三级延迟（而非写信号的1级），原因如下：同步级数作用S_EBI_RD_N_d0第一级同步，消除亚稳态S_EBI_RD_N_d1第二级同步，稳定信号S_EBI_RD_N_d2第三级延迟，为FPGA内部模块预留数据准备时间读操作需要FPGA内部模块在检测到读使能后，将数据放到 I_EBI_RD_data 上，再通过三态门驱动到 IO_EBI_data。三级延迟确保了：内部模块有足够的时间响应读请求数据在 S_EBI_RD_N_d2 == 0 时已经稳定满足STM32 EBI的数据建立时间要求 7. 内部模块连接示例 EBI_LOCALBUS 模块本身是一个总线桥接器，需要配合内部功能模块使用。以下是一个典型的寄存器文件连接示例： module internal_regfile ( input I_sys_clk, input I_rst_n, input I_cs_n, // 来自 EBI_TO_LOCALBUS.O_EBI_CS_n input I_we_n, // 来自 EBI_TO_LOCALBUS.O_EBI_WE_n input I_rd_n, // 来自 EBI_TO_LOCALBUS.O_EBI_RD_n input [23:0] I_addr, // 来自 EBI_TO_LOCALBUS.O_EBI_addr input [15:0] I_wr_data, // 来自 EBI_TO_LOCALBUS.O_EBI_WR_data output reg [15:0] O_rd_data // 送到 EBI_TO_LOCALBUS.I_EBI_RD_data ); reg [15:0] reg_file [0:255]; // 256个16位寄存器 integer i; initial begin for (i = 0; i < 256; i = i + 1) reg_file[i] = 16'd0; end // 写操作：WE_n下降沿 (同步后的信号) always @(posedge I_sys_clk or negedge I_rst_n) begin if (!I_rst_n) begin // 复位逻辑 end else if (!I_cs_n && !I_we_n) begin reg_file[I_addr[7:0]] <= I_wr_data; end end // 读操作：组合逻辑输出 (确保在RD_n有效时数据已稳定) always @(*) begin if (!I_cs_n && !I_rd_n) O_rd_data = reg_file[I_addr[7:0]]; else O_rd_data = 16'h0000; end endmodule顶层连接： module top_fpga_stm32 ( input sys_clk, input sys_rst_n, // EBI物理接口 inout [15:0] fmc_data, input [23:0] fmc_addr, input fmc_cs_n, input fmc_oe_n, input fmc_we_n ); wire [15:0] ebi_rd_data; wire [15:0] ebi_wr_data; wire ebi_cs_n; wire ebi_we_n; wire ebi_rd_n; wire [23:0] ebi_addr; EBI_LOCALBUS u_ebi_bridge ( .I_sys_clk (sys_clk), .I_rst_n (sys_rst_n), .I_EBI_CS_n (fmc_cs_n), .I_EBI_WE_n (fmc_we_n), .I_EBI_OE_n (fmc_oe_n), .I_EBI_addr (fmc_addr), .IO_EBI_data (fmc_data), .I_EBI_RD_data (ebi_rd_data), .O_EBI_WR_data (ebi_wr_data), .O_EBI_CS_n (ebi_cs_n), .O_EBI_WE_n (ebi_we_n), .O_EBI_RD_n (ebi_rd_n), .O_EBI_addr (ebi_addr) ); internal_regfile u_regfile ( .I_sys_clk (sys_clk), .I_rst_n (sys_rst_n), .I_cs_n (ebi_cs_n), .I_we_n (ebi_we_n), .I_rd_n (ebi_rd_n), .I_addr (ebi_addr), .I_wr_data (ebi_wr_data), .O_rd_data (ebi_rd_data) ); endmodule8. STM32端HAL配置与驱动 STM32侧使用HAL库配置FMC/EBI为异步SRAM模式。以下代码基于STM32F407，使用Bank1_NE2（对应地址 0x64000000）： 8.1 GPIO初始化 #include "stm32f4xx_hal.h" #define FPGA_BASE_ADDR 0x64000000 // 内存映射指针 (16位访问) volatile uint16_t *fpga_regs = (volatile uint16_t *)FPGA_BASE_ADDR; static void FMC_GPIO_Init(void) { GPIO_InitTypeDef GPIO_InitStruct = {0}; __HAL_RCC_GPIOD_CLK_ENABLE(); __HAL_RCC_GPIOE_CLK_ENABLE(); __HAL_RCC_GPIOF_CLK_ENABLE(); __HAL_RCC_GPIOG_CLK_ENABLE(); // 数据总线 D0~D15: PD14/15, PE7~15 GPIO_InitStruct.Pin = GPIO_PIN_14 | GPIO_PIN_15; GPIO_InitStruct.Mode = GPIO_MODE_AF_PP; GPIO_InitStruct.Pull = GPIO_NOPULL; GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_VERY_HIGH; GPIO_InitStruct.Alternate = GPIO_AF12_FMC; HAL_GPIO_Init(GPIOD, &GPIO_InitStruct); GPIO_InitStruct.Pin = GPIO_PIN_7 | GPIO_PIN_8 | GPIO_PIN_9 | GPIO_PIN_10 | GPIO_PIN_11 | GPIO_PIN_12 | GPIO_PIN_13 | GPIO_PIN_14 | GPIO_PIN_15; HAL_GPIO_Init(GPIOE, &GPIO_InitStruct); // 地址总线 A0~A5: PF0~PF5 (可扩展至A23) GPIO_InitStruct.Pin = GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3 | GPIO_PIN_4 | GPIO_PIN_5; HAL_GPIO_Init(GPIOF, &GPIO_InitStruct); // 控制信号: NOE(PD4), NWE(PD5), NE2(PG9) GPIO_InitStruct.Pin = GPIO_PIN_4 | GPIO_PIN_5; HAL_GPIO_Init(GPIOD, &GPIO_InitStruct); GPIO_InitStruct.Pin = GPIO_PIN_9; HAL_GPIO_Init(GPIOG, &GPIO_InitStruct); }8.2 FMC异步SRAM模式初始化 void FMC_FPGA_Init(void) { SRAM_HandleTypeDef hsram = {0}; FMC_NORSRAM_TimingTypeDef Timing = {0}; FMC_GPIO_Init(); __HAL_RCC_FMC_CLK_ENABLE(); hsram.Instance = FMC_NORSRAM_DEVICE; hsram.Extended = FMC_NORSRAM_EXTENDED_DEVICE; // Bank1_NE2, 16位数据宽度, SRAM类型 hsram.Init.NSBank = FMC_NORSRAM_BANK2; hsram.Init.DataAddressMux = FMC_DATA_ADDRESS_MUX_DISABLE; // 非复用 hsram.Init.MemoryType = FMC_MEMORY_TYPE_SRAM; hsram.Init.MemoryDataWidth = FMC_NORSRAM_MEM_BUS_WIDTH_16; hsram.Init.BurstAccessMode = FMC_BURST_ACCESS_MODE_DISABLE; hsram.Init.WaitSignalPolarity = FMC_WAIT_SIGNAL_POLARITY_LOW; hsram.Init.WrapMode = FMC_WRAP_MODE_DISABLE; hsram.Init.WaitSignalActive = FMC_WAIT_TIMING_BEFORE_WS; hsram.Init.WriteOperation = FMC_WRITE_OPERATION_ENABLE; hsram.Init.WaitSignal = FMC_WAIT_SIGNAL_DISABLE; hsram.Init.ExtendedMode = FMC_EXTENDED_MODE_DISABLE; hsram.Init.AsynchronousWait = FMC_ASYNCHRONOUS_WAIT_DISABLE; hsram.Init.WriteBurst = FMC_WRITE_BURST_DISABLE; hsram.Init.ContinuousClock = FMC_CONTINUOUS_CLOCK_SYNC_ONLY; // 时序配置 (HCLK = 168MHz, 1周期 ≈ 5.95ns) // 需根据FPGA时序报告调整，满足建立/保持时间 Timing.AddressSetupTime = 2; // 地址建立: ~12ns Timing.AddressHoldTime = 1; // 地址保持 Timing.DataSetupTime = 5; // 数据建立: ~30ns Timing.BusTurnAroundDuration = 1; // 总线周转 Timing.CLKDivision = 2; Timing.DataLatency = 2; Timing.AccessMode = FMC_ACCESS_MODE_A; HAL_SRAM_Init(&hsram, &Timing, &Timing); }8.3 读写驱动函数 /** * @brief 向FPGA寄存器写入16位数据 */ static inline void FPGA_WriteReg(uint16_t reg, uint16_t value) { fpga_regs[reg] = value; __DSB(); // 数据同步屏障，确保写入完成 } /** * @brief 从FPGA寄存器读取16位数据 */ static inline uint16_t FPGA_ReadReg(uint16_t reg) { uint16_t val = fpga_regs[reg]; __DSB(); return val; } /** * @brief 批量数据写入 */ void FPGA_WriteBuffer(uint16_t reg_base, uint16_t *data, uint32_t len) { for (uint32_t i = 0; i < len; i++) { fpga_regs[reg_base + i] = data[i]; } __DSB(); } /** * @brief 批量数据读取 */ void FPGA_ReadBuffer(uint16_t reg_base, uint16_t *data, uint32_t len) { for (uint32_t i = 0; i < len; i++) { data[i] = fpga_regs[reg_base + i]; } __DSB(); }9. 读写时序分析 9.1 读时序 (FPGA → STM32) 读时序要点： I_EBI_OE_n 下降沿后，FPGA内部模块开始准备数据经过3个时钟周期（d0 → d1 → d2），S_EBI_RD_N_d2 变为低电平三态门在 S_EBI_RD_N_d2 == 0 时使能，将 I_EBI_RD_data 驱动到 IO_EBI_data STM32在 NOE 上升沿采样数据，需确保数据在采样前已稳定（满足DataSetupTime） 9.2 写时序 (STM32 → FPGA) 写时序要点： I_EBI_WE_n 下降沿表示写周期开始，STM32地址和数据已稳定 O_EBI_WE_n 在1个时钟周期后同步到低电平，内部模块在时钟上升沿检测 !O_EBI_WE_n && !O_EBI_CS_n 执行写操作 O_EBI_WR_data 直接采样 IO_EBI_data，无需额外延迟，因为写操作时数据总线由STM32持续驱动 10. 关键设计决策说明 10.1 为什么写信号只用1级同步，读信号用3级？信号同步级数原因I_EBI_WE_n → O_EBI_WE_n1级写操作对FPGA是"被动接收"，数据总线由STM32驱动，FPGA只需在时钟沿采样稳定的数据即可I_EBI_OE_n → S_EBI_RD_N_d23级读操作对FPGA是"主动输出"，需要给内部模块预留时间准备数据，再通过三态门驱动到总线10.2 三态门控制逻辑 assign IO_EBI_data = ( (I_EBI_CS_n == 1'b0) && (S_EBI_RD_N_d2 == 1'b0) ) ? I_EBI_RD_data : 16'bz;使用 S_EBI_RD_N_d2 而非 I_EBI_OE_n 的原因：直接使用 I_EBI_OE_n 会导致FPGA在STM32还未准备好接收数据时就驱动总线，可能产生总线冲突使用延迟后的 S_EBI_RD_N_d2 确保：① 内部数据已准备好；② STM32的读使能确实有效；③ 满足数据建立时间 10.3 地址直通 vs 同步 assign O_EBI_addr = I_EBI_addr; // 直通，无时钟延迟地址采用组合逻辑直通而非同步，原因：地址在EBI访问期间保持稳定，无需跨时钟域处理减少地址到内部模块的延迟，提高访问速度地址稳定性由STM32硬件保证 EBI开发手册下载

嵌入式＆系统 FPGA&ASIC # ASIC/FPGA # 嵌入式 # Verilog # C/C++

刘航宇 7月23日
0 133 6

319 文章数

576 评论量

关于作者：刘航宇，FPGA工程师，西北大学电子系硕士，有多年西北大学电子通信考研辅导和FPGA与嵌入式项目指导经验

人生倒计时

最新回复

支持者
2026-09-16

# 图片回复
guy
2026-09-11

看看内搭
Guest
2026-09-07

很好的插件。感谢！