登录 / 注册

VLSI(共18篇)

找到 18 篇与 VLSI 相关的结果 - 第 2 页

2023-02-23
VLSI设计基础1-数字IC引论：度量指标及版图基础摘要本文介绍了VLSI设计基础，包括数字IC引论、度量指标、版图基础等。重点阐述了集成电路质量评价、性能指标、数字IC基本概念、IC全定制流程以及CMOS版图设计规则。关键词：VLSI设计, 数字IC, 版图基础, CMOS版图, 设计规则检查参考书：数字集成电路-电路、系统与设计，本文栏目对其重点进行精简化目录引论1. 数字设计中需解决的问题 2. 集成电路质量评价-重点 3. 数字IC基本概念-重点 4. IC全定制流程版图基础1. CMOS版图 2. 设计规则检查 3.棍棒图引论 1. 数字设计中需解决的问题摩尔定律：技术突破才能推动摩尔定律特征尺寸：28nm是传统制程和先进制程的分界点存储器容量：存储器的容量增大，意味着功耗增大，意味着稳定性下降（发热）。如果想要实现更大容量的突破，需要寻找新技术或者新架构使功耗不能超过功耗红线晶圆尺寸：晶圆尺寸增加，单位硅片数量增加，所需的技术越先进，最终成品芯片价格也越低技术突破：大直径的硅片可以大大提高成品率 2. 集成电路质量评价-重点图片注： ① 是取决于制造工艺复杂行参数，常取值3 ②单位面积缺陷数常取值0.5~1个缺陷/cm² ③芯片成本 $=f(\text { 芯片面积 })^4$ 稳定性与功能性噪声：电容耦合、电感耦合、地线耦合 ※※※【重点】性能——延时tp、工作频率性能常与时钟周期、时钟频率相关重点：延时图片 1、传播延时：输入和输入波形的50%翻转点之间的时间如图：定义传播时间tp为 $t_p=\frac{t_{p L H}+t_{p H L}}{2}$ 一般而言， ①TpLH和TpHL不会完全相等 ②如果要求传输延时＜t，则意味着TpLH<t并且TpHL<t 图片图片 2、上升时间tr 3、下降时间tf 功耗和能耗取决的因素太多了。常常有：瞬时功耗、峰值功耗（研究电源线尺寸）、平均功耗（研究冷却或者对电池的要求） 3. 数字IC基本概念-重点电压传输特性VTC（DC传输曲线）可接受的高电压、低电压区域：VIH和VIL定义为VTC增益=-1的点噪声容限=min{NMH.NML} NMH=|VOH-VIH| NML=|VIL-VOL| 再生性保证一个受干扰的信号经过若干个组合逻辑之后依旧回到一个额定电平（高或者低，不是不确定态）抗干扰能力方向性 6.扇入和扇出扇入和扇出个数和一些延迟有关 4. IC全定制流程图片版图基础 1. CMOS版图 1、图编辑工具：virtuoso、max 2、工艺层的概念：将cmos使用中难以理解的掩膜转化为一组简单概念化的版图层 3、可伸缩的设计：将版图所有参数定义与$\lambda$，利用EDA工具使之在想要兼容的工艺间转换。如0.25转为0.18。早期的工艺中，这个缩放比例可以达到75%左右，随着如今器件尺寸的减小，该比例只有90%左右了。不足：①由于不同工艺之间的非线性，线性缩放仅在有限尺寸范围内；②可缩放规则是保守的，结果会使得标准单元尺寸过大或者过小。 4、晶体管的尺寸由W/L指定。给定一个工艺，最小线宽为2$\lambda$；图片 5、在版图中，只要多晶硅穿过扩散区，就形成一个晶体管随着工艺的发展，电源电压VDD呈现下降趋势。 2. 设计规则检查设计规则检查工具：Calibre DRC 设定规则的目的：可以很容易的把电路的概念转换为硅上的几何关系。 Calibre的规则相当于是行业的标准了。其规则是基于边（edge）的DRC/LVE工具，所有的计算都是基于边来计算的，其中”边“分为”内边“和”外边“ 常见的三个指令： internal：检查多边形的内边距 external：检查多边形的外边距 enclosure：检查多边形的交迭 3.棍棒图 1、要求：①将棍棒图转为管级电路图、并且写出输出表达式；②将管级电路图转化为棍棒图 2、特点：仅用象征性的符号表示电路的拓扑结构不需要标尺寸大小棍棒图中棍棒的位置很重要 3、棍棒图中的串并联以下为版图的：串联：图片并联：图片

VLSI&IC验证 # VLSI

刘航宇 3年前
0 837 2
IC设计技巧-流水线设计摘要本文介绍了流水线设计在IC设计中的应用，以8位无符号数全加器为例，阐述了流水线设计的原理和实现方法，并分析了流水线设计对提高电路运算速度的重要性。关键词：IC设计, 流水线设计, 全加器, 组合逻辑, 仿真结果流水线概述如下图为工厂流水线，工厂流水线就是将一个工作（比如生产一个产品）分成多个细分工作，在生产流水线上由多个不同的人分步完成。这个待完成的产品在流水线上一级一级往下传递。图片比如完成一个产品，需要8道工序，每道工序需要10s，那么流水线启动后，不间断工作的话，第一个产品虽然要80s才完成，但是接下来每10s就能产出一个产品。使得速度大大提高。当然这也增加了人员等资源的付出。对于电路的流水线设计思想与上述思想异曲同工，也是以付出增加资源消耗为代价，去提高电路运算速度。流水线设计实例这里以一个简单的8位无符号数全加器的设计为实例来进行讲解，实现 assign {c_out,data_out [7:0]} = a[7:0] + b[7:0] +c_in c_out 为进位位。如果有数字电路常识的人都知道，利用一块组合逻辑电路去做8位的加法，其速度肯定比做2位的加法慢。因此这里可以采用4级流水线设计，每一级只做两位的加法操作，当流水线一启动后，除第一个加法运算之外，后面每经过一个2位加法器的延时，就会得到一个结果。整体结构如下，每一级通过in_valid,o_valid信号交互，分别代表每一级的输入输出有效信号。图片第一级：做最低两位与进位位的加法操作，并将运算结果和未做运算的高六位传给下一级。图片第二级：做2,3两位与上一级加法器的进位位的加法操作，并将本级运算结果和未做运算的高4位传给下一级。图片第三级：做4,5两位与进位位的加法操作，并将运算结果和未做运算的高2位传给下一级。图片第四级：做最高两位与上一级加法器输出的进位位的加法操作，并将结果组合输出。图片仿真结果如下如图，当整体模块in_valid有效时，送进去的数据a=1,b=5,c_in=1;故经过四个周期后，o_valid信号拉高，同时获得运算结果data_out=7。（本设计的流水线每级延时为一个时钟周期）后续输出信号7、9、10显然是间隔2个周期延迟，而不是延迟4周期、8周期逐个输出图片总结流水线就是通过将一个大的组合逻辑划分成分步运算的多个小组合逻辑来运算，从而达到提高速度的目的。在设计流水线的时候，我们一般要尽量使得每级运算所需要的时间差不多，从而做到流水匹配，提高效率。因为流水线的速度由运算最慢的那一级电路决定。

FPGA&ASIC VLSI&IC验证 # VLSI # ASIC/FPGA

刘航宇 3年前
0 658 1
2023-01-29
CSA&4-2压缩器电路设计及verilog代码摘要本文介绍了CSA-保留进位加法器、32计数器/32压缩器、5-3计数器/53压缩器和4-2压缩器的设计，并提供了相应的Verilog代码实现。关键词：CSA, 4-2压缩器, 进位保留加法器, Verilog代码, 加法阵列进位保留加法器和4-2压缩加法器是加法阵列中主要采用基本单元目录 CSA-保留进位加法器 32计数器/32压缩器 5-3计数器/53压缩器 4-2压缩器 Verilog代码 CSA-保留进位加法器保留进位加法器( carry-save-adder)即为一位全加器逻辑表达式: \begin{aligned} & S_i=A_i \oplus B_i \oplus C_{i-1} \ & C_i=A_i B_i+C_{i-1}\left(A_i+B_i\right) \end{aligned} CSA电路结构图图片图片如果把保留进位加法器的进位端输出到下一级图片这样第一级的延时为一个进位保留加法器的延时 32计数器/32压缩器此进位保留加法器输入3个一位的数据A、B、Ci; 输出两个1位的数据D、Co。代数运算式如下: Co*2+D=A+B+Ci ●非常明显，保留进位加法器为一计数器--计算输入信号中“1”的个数，计数值由Co、D指示，且: ●Co权值为2; A、B、Ci、D权值为1。 ●其逻辑表达式如下: \begin{aligned} & D=A @ B @ C i \ & C o=A \& B \# A \& C i \# C i \& A \end{aligned} 5-3计数器/53压缩器 ●CSA将3个数据转换成2个数据为3-2计数器，如果能把5个数据转换成3个数据则称之为5-3计数器。 ●它有五个输入端: I0、I1、I2、I3、Ci; 三个输出端: D、C、Co。 ●代数运算式如下: $$ D+C * 2+C_0 * 2=10+11+12+13+C i $$即: I0、 l1、 12、13、Ci、D权值为1; C、Co权值为2。其真值表如下页: 图片图片有数据表示优化后的结构可以减小门延时，传统结构为2个CSA延时，而优化后的延时大约为1.5个CSA延时 4-2压缩器 ●如果连续的两个高低位5-3计数器之间Ci和Co级联的话，则称为4-2压缩加法器 ●如下图图片 42压缩加法器图片 ●对于更多位的部分积也有其他的一些结构树，结构的选取要考虑到电路结构的规整性对后端布局的影响。 ●左边延时比较小但结构不规整。右边正好相反有时候会选取一些折中的结构。 Verilog代码 //----------------------------------------------------------------------- //module : compressor42 //Description : The function of this module is to compress the partial product //----------------------------------------------------------------------- //author : li hangyu //Email : hyliu@ee.ac.cn //time : 01/28, 2023 //----------------------------------------------------------------------- `timescale 1ns/1ps module compressor42 ( in1,in2,in3,in4,cin,out1,out2,cout ); parameter length = 8; input [length*2-1 : 0] in1,in2,in3,in4; input cin; output [length*2 : 0] out1,out2; output cout; wire [length*2-1 : 0] w1,w2,w3; assign w1 = in1 ^ in2 ^ in3 ^ in4; assign w2 = (in1 & in2) | (in3 & in4); assign w3 = (in1 | in2) & (in3 | in4); assign out2 = { w1[length*2-1] , w1} ^ {w3 , cin}; assign cout = w3[length*2-1]; assign out1 = ({ w1[length*2-1] , w1} & {w3 , cin}) | (( ~{w1[length*2-1] , w1}) & { w2[length*2-1] , w2}); endmodule

VLSI&IC验证 # VLSI

刘航宇 3年前
0 3,403 12
VLSI设计-基于Cadence的16位超前进位加法器设计摘要本文介绍了基于Cadence的16位超前进位加法器设计，包括设计目标、原理、实验过程和结果，以及优化方法。通过仿真验证，优化后的16位超前进位加法器在保证逻辑功能正确的同时，降低了延时。关键词：VLSI设计, 超前进位加法器, Cadence, 16位加法器, 电路优化目录一、设计内容视频介绍二、设计目标三、实验原理1位全加器原理 2超前进位加法器原理四、实验过程和结果1、1位改进型全加器 2、4位超前进位加法器 3、16位超前进位加法器 4、16位超前进位加法器的优化五、版图一、设计内容完成一个 16 位的超前进位加法器模块设计。视频介绍二、设计目标本设计的主要目标是在电路速度尽可能高的条件下减小芯片的面积与功耗。首先考虑电路的逻辑优化，再考虑逻辑门、逻辑模块和电路的结构设计、最后在版图的布局与布线及面积优化方面进行考虑。三、实验原理 1位全加器原理全加器的求和输出信号和进位信号，定义为输入变量A、B、C的两种组合布尔函数：求和输出信号 = A ⊕ B ⊕ C 进位信号 = AB + AC + BC 实现这两个函数的门级电路如下图。并不是单独实现这两个函数，而是用进位信号来产生求和输出信号。这样可以减少电路的复杂度，因此节省了芯片面积。图片上述全加器电路可以用作一般的n位二进制加法器的基本组合模块，它允许两个n位的二进制数作为输入，在输出端产生二进制和。最简单的n位加法器可由全加器串联构成，这里每级加法器实现两位加法运算，产生相应求和位，再将进位输出传到下一级。这样串联的加法器结构称为并行加法器，但其整体速度明显受限于进位链中进位信号的延迟。因此，为了能够减少从最低有效位到最高有效位的最坏情况进位传播延时，最终选择的电路是十六位超前加法器。 2超前进位加法器原理超前进位加法器的结构如下图。超前进位加法器的每一位由一个改进型全加器产生一个进位信号gi和一个进位传播信号pi，其中全加器的输入为Ai和Bi，产生的等式为： $g_i=A_i B_i$ $p_i=A_i+B_i$ 改进的全加器的进位输出可由一个进位信号和一个进位传输信号计算得出，因此进位信号可改写为： $C_{i+1}=g_i+p_i C_i$ 式中可以看出，当gi = 1(Ai = Bi = 1)时，产生进位；当pi = 1(Ai =1或Bi = 1)时，传输进位输入，这两种情况都使得进位输出是1。近似可以得到i+2和i+3级的进位输出如下：图片下图为一个四位超前进位加法器的结构图。信号经过pi和gi产生一级时延，经过计算C产生一级时延，则A，B输入一旦产生，首先经过两级时延算出第1轮进位值C’不过这个值是不正确的。C’再次送入加法器，进行第2轮2级时延的计算，算出第2轮进位值C，这一次是正确的进位值。这里的4个4位超前进位加法器仍是串行的，所以一次计算经过4级加法器，一级加法器有2级时延，因此1次计算一共经过8级时延，相比串行加法器里的16级时延，速度提高很多。图片四、实验过程和结果 1、1位改进型全加器（1）1位改进型全加器电路将原始的一位全加器进行改进，使其产生一个进位信号gi和一个进位传播信号pi，其中全加器的输入为Ai和Bi，得到如下电路图。图片（2）1位改进型全加器逻辑验证在cadence中将导出改进型1位全加器的cdl文件，并编写1bit.sp文件用Hspice进行仿真验证。仿真结果如下图所示，输入信号a、b、c都为脉冲信号，即下图中第一条和第二条曲线，输出信号s为第三条曲线，由图像可知逻辑功能正确，说明改进型一位全加器电路逻辑没有问题。图片 2、4位超前进位加法器（1）4位超前进位加法器电路将1位改进型全加器连接成如下图的4位超前进位加法器，其中电路内部每一个进位信号不是进位传播得到，而使用进位信号和进位传播信号同时计算得到。图片（2）4位超前进位加法器逻辑验证在cadence中将导出4位超前进位加法器的cdl文件，并编写4bit.sp文件用Hspice进行仿真验证。仿真结果如下图。在sp文件中对B0,B1,B2,B3都输入5V高电平，对A1,A2,A3输入0V低电平，其中A0,C0输入脉冲信号，这样最终的结果S0,S1,S2,S3会跟随A0脉冲信号的变化而发生变化。由下图可知输出信号S的各个位逻辑功能正确图片 3、16位超前进位加法器（1）16位超前进位加法器电路将4位超前进位加法器连接成如下图的16位超前进位加法器，加法器之间为并行连接，前一个4位超前进位加法器的进位输送到下一级。图片（2）16位超前进位加法器电路逻辑验证在cadence中导出16位超前进位加法器的cdl文件，并编写16bit.sp文件用Hspice进行仿真验证。仿真结果如下图。在sp文件中对B0,B1,B2,B3,B4,B5,B6,B7,B8,B9,B10,B11,B12,B13,B14,B15都输入5V高电平，对A1,A2,A3,A4,A5,A6,A7,A8,A9,A10,A11,A12,A13,A14,A15输入0V低电平，其中A0,C0输入脉冲信号，这样输出的结果S0,S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13, S14,S15和进位信号C会跟随A0脉冲信号的变化而发生变化。由下图可知输出信号S的各个位逻辑功能正确。但是存在较大的延时，经过测量可知延时为8.294ns。图片 4、16位超前进位加法器的优化（1）16位超前进位加法器优化原理由上述结果可知，由于位数增加，超前模块的复杂度也会增加，这将反过来降低加法运算的速度，同时也有较大的延时。为了解决这个问题，对于上述的宽位加法器，使用整组进位信号和，电路结构如下图，4组以上的整组进位信号和传播信号定义为：图片上式中每个4组的进位输出信号由进位信号表示如下：图片（2）16位超前进位加法器优化电路由上述改进方法，首先对4位超前进位加法器进行修改，使其输出P,G信号，同时对16位超前进位加法器的电路进行修改，使其每一位的进位信号都可以直接计算出来，而不是依赖于上一个加法器，修改结果如下。图片图片（3）16位超前进位加法器优化电路逻辑验证在cadence中导出修改后的16位超前进位加法器的cdl文件，并编写16bit.sp文件用Hspice进行仿真验证。仿真结果如下图。经过测量可知延时为6.623ns。图片图片五、版图图片

VLSI&IC验证 # VLSI

刘航宇 3年前
0 3,614 3
集成电路中I/O PAD及其版图摘要本文介绍了集成电路中的I/O PAD及其版图设计，包括标准单元设计技术的特点，以及I/O单元的作用、形式和结构。关键词：集成电路, I/O PAD, 标准单元, 版图设计, 集成电路设计标准单元设计技术的特点：标准单元是一个具有规则外部形状的单元，其内容是优化设计的逻辑单元版图，各单元的规模应相近，并遵循一致的引线规则。一个标准单元库内的所有单元遵循同一的工艺设计规则，一个单元库对应一条或一组完全相同的工艺线。也就是说，当工艺发生变化时，单元库必须修改或重建。不论是局部逻辑或是完整的集成电路或系统，用标准单元实现的版图采用“行式结构”，即各标准单元排列成行。输入、输出单元（I/O PAD）任何一种设计技术、版图结构都需要输入/输出单元。想想看， I/O单元有什么作用？连接芯片内部与芯片外部系统（压焊块）要的功能：对外的驱动内提供内外的隔离和输入保护功能 I /O单元的形式 I/O PAD不仅是压焊块，还有电路，需电源和地线连通。焊块用于连接芯片与封装管座，这些压焊块通常是边长几十微米的矩形。大部分I/O PAD都是以标准单元的结构形式出现。通常具有等高不等宽的外部形状。图片图片图片

VLSI&IC验证 # VLSI

刘航宇 4年前
0 4,140 4
2022-05-14
ASIC/FPGA应该学习Verilog还是VHDL？摘要选择Verilog或VHDL取决于个人需求。VHDL强类型，易于初学者避免错误，但Verilog更简洁，更接近C语言，代码量少。Verilog在仿真功能和市场占有率上优于VHDL，尤其在国内外趋势中更受欢迎。关键词：ASIC, FPGA, Verilog, VHDL, 仿真功能目录正文常识讨论数据分析结束语正文对于FPGA或者ASIC的初学者来说，选择哪种语言貌似应该根据自身的需求而定，例如实验室项目需要使用哪种语言，或者实验室师兄师姐使用了哪种语言，或者导师推荐你学习哪种原因，这都是硬性需求了，因为你需要完成项目的接手，所以必须根据要求而来！常识讨论但如果你没有这些顾虑呢？该如何做出选择？这时，您应该注意几点。 VHDL是强类型的。这使初学者更难犯错误，因为编译器不允许您编写有效的代码。Verilog是弱类型的。它允许您编写错误的代码，但更为简洁。 Verilog看起来更像C之类的软件语言。这使熟悉C的人更容易阅读和理解Verilog的工作。 VHDL需要大量输入。Verilog通常只需要较少的代码即可完成相同的操作。 VHDL是非常确定的，因为在某些情况下Verilog是不确定的。当然，这里并不是评论Verilog或者VHDL的优劣的，对于语言的选择是根据需求而定的！有人喜欢用Verilog，自然喜欢它的优点，也能包它的缺点，VHDL也是如此！例如1995年OVI主题演讲时，时任Cadence首席执行官的Joe Costello，认为： VHDL is one of the biggest mistakes the Electronics Design Automation industry has ever made. A $400 million mistake. Wouldn’t this money have been better spent on handling sub-micron design, testability issues, or even a new type of HDL that had significantly more capabilities than what Verilog and VHDL offer today? 翻译过来就是： VHDL是电子设计自动化行业有史以来最大的错误之一。4亿美元的错误。这笔钱不会花在处理亚微米设计，可测试性问题，甚至是比Verilog和VHDL提供的功能明显更多的新型HDL上吗？这明显是对VHDL的负面评论！这也很好理解：在那些年里，Verilog和VHDL是主要的HDL竞争者，而Cadence主导了Verilog仿真市场。也有一些反对Verilog的声音，大概是认为：一方面，如果仅存Verilog，那么是形成垄断，垄断并不符合行业及其客户的普遍利益。有了垄断，就没有竞争。当竞争消失时，创新也会消失。另一方面，诟病Verilog的编程陷阱？例如非阻塞赋值等等！对于事情的好坏，声音总是很多，都是利益相关，这与我们的主题无关，到此为止！数据分析下面我们来从更多的数据方面看看Verilog还有VHDL的对比情况：谷歌网页搜索热度：全球图片红色代表Verilog，蓝色代表VHDL，可以明显看出Verilog从追赶到反超的这样一个事实（还有一点有趣的是，很多年龄较大的领导或者导师更熟悉VHDL，和他们所处的年代有关！），我们把时间线拉近感受一下：图片从2018年初至今，Verilog的搜索热度还是高于VHDL，这是一个趋势！中国上面是全球的情况，那么对于中国来说呢？图片可见，大概2008年以前还平分秋色，但是之后，Verilog热度越来越大于VHDL！结束语考虑到国内大势，Verilog更受欢迎！verilog强大的仿真功能，相比之下VHDL的仿真功能弱爆了。verilog这么多年的市场占有率远胜于VHDL，除了一些以前的设计需要支持以及很多学校还是以VHDL教学，基本用的很少了。

FPGA&ASIC # VLSI

刘航宇 4年前
0 684 2

317 文章数

574 评论量

关于作者：刘航宇，FPGA工程师，西北大学电子系硕士，有多年西北大学电子通信考研辅导和FPGA与嵌入式项目指导经验

人生倒计时

最新回复

Guest
2026-09-07

很好的插件。感谢！
guxin
2026-09-05

看看
YA.
2026-08-28

感谢分享，下载试试。