参考书：数字集成电路-电路、系统与设计，本文栏目对其重点进行精简化
MOS晶体管
1. 数字电路的晶体管——最直观
执行开关功能
非常小的寄生电容
非常高的集成度
相对简单的制造工艺
符号：
2. MOS静态特性——稳定性（CMOS模电基础）
- 阈值电压
考虑体效应对于阈值电压的影响——偏执效应系数
阈值电压与材料常数（氧化层厚度、费米电势、注入离子剂量等）有关
2.三个工作区：
截止—（亚阈值导电）—线性—饱和—（击穿） - 沟长调制效应
4. 速度饱和-重点
短沟道的饱和区范围更大，故常常工作在饱和区。
以下适用于NMOS，PMOS讨论需要取绝对值
漏电流ID和VGS
长沟道，呈现平方关系
短沟道，不那么显著3. 数字电路手工分析模型——开关+Req
常用开关模型——晶体管=开关+无穷大断开电阻Ron or 有限导通电阻Ron
【计算等效导通电阻Req】：2种方法
例题与方法：
4. 【重点】MOS管的动态特性——性能（tp）
- 电容的分类
MOS管的动态响应取决于：
本征电容：
基本的MOS结构：结构电容
沟道电荷：沟道电容
漏源反向偏置的PN结耗尽电容：结电容
注意：除了结构电容外，其他两个电容是非线性、随电压变化的
寄生电容 （连线和负载引起） - 略解本征电容
简单归类：
小贴士:红色框框:结构电容;灰色框框:沟道电容;蓝色框框:结电容 - 两个覆盖（结构）电容：
$\begin{gathered}C_O=C_{G C O}+C_{G D O}=2 C_o W \\ C_{G C O}=C_{G D O}=C_{o x} x_d W=C_o W\end{gathered}$
覆盖电容是由于源漏横向扩散到栅氧下形成的寄生电容，故而有两个——栅源之间（CGSO）和栅漏之间（CGDO）
由于这个电容是由于扩散形成的，只要器件做成之后就电容大小就确定，于是结构电容是三类电容中唯一可以确定确切大小的
- 三个沟道电容：
沟道电容，即栅到沟道之间的电容，称为CGC，即 (Gate Channel）。其中，$C_{G C}=C_{G C B}+C_{G C S}+C_{G C D}$
即，栅至体、栅至源、栅至漏电容。
由于和沟道有关，又因为沟道形成和工作点有关，于是三个工作点下，CGC不同。
- 两个（PN）结（耗尽层）电容：
PN结电容是由于源-体和漏-体之间反向偏置造成的。
由于工艺上面，我们是在体上“挖一个坑“放漏和源，故而他们之间存在着”立体“的关系。
故而需要关注”四周立体接触“，如图所示，
- 我们关注的【本征电容】有哪些
我们研究电容是为了利用$\tau=R C$计算tp的值，故而我们在意的是输入和输出通路上的电容。 输入电容——栅极电容
2.输出电容——漏极电容
4. 寄生电阻(了解)
源漏区的串联电阻。
危害：
当晶体管尺寸进一步缩小，会使结变浅、接触孔变小。使得这个影响更加显著。
当给定一个电压，由于分压作用，会使得漏极电流变小。
改善：
源漏极铺一层低电阻材料（如钨或者钛）5.求tPHL例子（重点）
评论 (0)